論文の概要: Lightweight Fault Detection Architecture for NTT on FPGA

• arxiv url: http://arxiv.org/abs/2508.03062v1
• Date: Tue, 05 Aug 2025 04:23:50 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-08-06 18:18:55.772212
• Title: Lightweight Fault Detection Architecture for NTT on FPGA
• Title（参考訳）: FPGAにおけるNTTの軽量故障検出アーキテクチャ
• Authors: Rourab Paul, Paresh Baidya, Krishnendu Guha,
• Abstract要約: ポスト量子暗号(PQC)アルゴリズムは数学的に安全であり、量子攻撃に耐性がある。 天然の欠陥や意図的な障害注入のために、ハードウェア実装の機密情報を漏洩することができる。 本研究は,軽量で効率的な再計算に基づく故障検出モジュールを提案する。
• 参考スコア（独自算出の注目度）: 0.8793721044482612
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Post-Quantum Cryptographic (PQC) algorithms are mathematically secure and resistant to quantum attacks but can still leak sensitive information in hardware implementations due to natural faults or intentional fault injections. The intent fault injection in side-channel attacks reduces the reliability of crypto implementation in future generation network security procesors. In this regard, this research proposes a lightweight, efficient, recomputation-based fault detection module implemented on a Field Programmable Gate Array (FPGA) for Number Theoretic Transform (NTT). The NTT is primarily composed of memory units and the Cooley-Tukey Butterfly Unit (CT-BU), a critical and computationally intensive hardware component essential for polynomial multiplication. NTT and polynomial multiplication are fundamental building blocks in many PQC algorithms, including Kyber, NTRU, Ring-LWE, and others. In this paper, we present a fault detection method called : Recomputation with a Modular Offset (REMO) for the logic blocks of the CT-BU using Montgomery Reduction and another method called Memory Rule Checkers for the memory components used within the NTT. The proposed fault detection framework sets a new benchmark by achieving high efficiency with significant low implementation cost. It occupies only 16 slices and a single DSP block, with a power consumption of just 3mW in Artix-7 FPGA. The REMO-based detection mechanism achieves a fault coverage of 87.2% to 100%, adaptable across various word sizes, fault bit counts, and fault injection modes. Similarly, the Memory Rule Checkers demonstrate robust performance, achieving 50.7% to 100% fault detection depending on and the nature of injected faults.
• Abstract（参考訳）: ポスト量子暗号(PQC)アルゴリズムは数学的に安全であり、量子攻撃に耐性があるが、自然欠陥や意図的な障害注入によるハードウェア実装の機密情報を漏洩させることがある。 サイドチャネル攻撃におけるインテントフォールトインジェクションは、次世代ネットワークセキュリティプロシーサにおける暗号実装の信頼性を低下させる。 本研究では,Number Theoretic Transform (NTT)のためのFPGA(Field Programmable Gate Array)上に実装された,軽量で効率的な再計算に基づく故障検出モジュールを提案する。 NTTは主にメモリユニットと、多項式乗算に必須で計算集約的なハードウェアコンポーネントであるクーリー・タキー・バタフライ・ユニット(CT-BU)で構成されている。 NTTと多項式乗算は、Kyber、NTRU、Ring-LWEなど、多くのPQCアルゴリズムの基本的な構成要素である。 本稿では,モンゴメリー還元を用いたCT-BUの論理ブロックに対するRecomputation with a Modular Offset (REMO)とNTT内のメモリコンポーネントに対するメモリルールチェッカと呼ばれる方法を提案する。 提案した障害検出フレームワークは,実装コストの大幅な削減と高効率化によって,新たなベンチマークを設定する。 わずか16スライスと1つのDSPブロックで、Artix-7 FPGAの消費電力はわずか3mWである。 REMOベースの検出機構は、87.2%から100%のフォールトカバレッジを実現し、様々なワードサイズ、フォールトビット数、フォールトインジェクションモードに適応できる。 同様に、メモリルールチェッカーは堅牢な性能を示し、インジェクションされた障害の性質によって50.7%から100%の障害検出を実現している。

関連論文リスト

• Algorithmic Strategies for Sustainable Reuse of Neural Network Accelerators with Permanent Faults [9.89051364546275]
  本稿では、ニューラルネットワーク(NN)アクセラレーターにおける恒久的ハードウェア故障をバイパスする代わりに、障害成分の挙動を一意に統合して定量化する手法を提案する。 Invertible Scaling や Shifting of activations や Shifting of Shifting of weights, fine tuning with the faulty behavior など,無停止断層のサブセットに対するアルゴリズム的緩和手法を提案する。 特に、提案手法はハードウェアの変更を一切必要とせず、代わりに広く使われているシストリックアレイベースの加速器の既存のコンポーネントに依存している。
  論文  参考訳（メタデータ） (2024-12-17T18:56:09Z)
• Accelerating Error Correction Code Transformers [56.75773430667148]
  本稿では,トランスを用いたデコーダの高速化手法を提案する。 最新のハードウェアでは、90%の圧縮比を実現し、算術演算エネルギー消費を少なくとも224倍削減する。
  論文  参考訳（メタデータ） (2024-10-08T11:07:55Z)
• Towards Effective and Efficient Non-autoregressive Decoding Using Block-based Attention Mask [74.64216073678617]
  AMDはアテンションマスクを用いて隠された出力ラベルの連続ブロック内で並列NAR推論を行う。 ビームサーチアルゴリズムは、CTC、ARデコーダ、AMD確率の動的融合を利用するように設計されている。 LibriSpeech-100hrコーパスの実験では、AMDモジュールを組み込んだトリパルタイトデコーダが最大1.73倍のデコード速度比を生み出すことを示唆している。
  論文  参考訳（メタデータ） (2024-06-14T13:42:38Z)
• Efficient and Scalable Architectures for Multi-Level Superconducting Qubit Readout [0.8999666725996978]
  多くのプロセッサのモダリティは本質的にマルチレベルシステムであり、計算部分空間の外のエネルギーレベルに時々リークする。 本稿では,FPGAのリソース使用量をベースラインと比較して60ドル削減する,スケーラブルで高忠実な3レベルリードアウトを提案する。 我々の設計では、オフザシェルのFPGA上での効率的なリアルタイム実装をサポートし、ベースラインよりも6.6%の読み出し精度の向上を実現している。
  論文  参考訳（メタデータ） (2024-05-14T22:32:51Z)
• Efficient Algorithm Level Error Detection for Number-Theoretic Transform Assessed on FPGAs [2.156170153103442]
  本稿ではNTT乗算におけるアルゴリズムレベルの故障検出手法を提案する。 本研究は, 故障モデルのシミュレーションにより評価し, 結果が正確に反映されていることを確認した。 従来のハードウェア実装と比較して、9%の領域増加と13%のレイテンシ増加で、同等のスループットを実現しています。
  論文  参考訳（メタデータ） (2024-03-02T14:05:56Z)
• Efficient Fault Detection Architectures for Modular Exponentiation Targeting Cryptographic Applications Benchmarked on FPGAs [2.156170153103442]
  本稿では,モジュールの指数化に適した軽量な故障検出アーキテクチャを提案する。 提案手法は, ほぼ100%に近い誤差検出率を実現し, 計算オーバーヘッドは7%程度である。
  論文  参考訳（メタデータ） (2024-02-28T04:02:41Z)
• Check-Agnosia based Post-Processor for Message-Passing Decoding of Quantum LDPC Codes [3.4602940992970908]
  ハードウェアフレンドリーな方向性を持つ新しい後処理アルゴリズムを導入し、最先端技術と競合する誤り訂正性能を提供する。 FPGA基板上では,1マイクロ秒に近いレイテンシ値が得られることを示すとともに,ASIC実装においてより低いレイテンシ値が得られることを示す。
  論文  参考訳（メタデータ） (2023-10-23T14:51:22Z)
• Global Context Aggregation Network for Lightweight Saliency Detection of Surface Defects [70.48554424894728]
  我々は,エンコーダ・デコーダ構造上の表面欠陥を簡易に検出するためのGCANet(Global Context Aggregation Network)を開発した。 まず、軽量バックボーンの上部層に新しいトランスフォーマーエンコーダを導入し、DSA(Depth-wise Self-Attention)モジュールを通じてグローバルなコンテキスト情報をキャプチャする。 3つの公開欠陥データセットの実験結果から,提案したネットワークは,他の17の最先端手法と比較して,精度と実行効率のトレードオフを良好に達成できることが示された。
  論文  参考訳（メタデータ） (2023-09-22T06:19:11Z)
• Deep Quantum Error Correction [73.54643419792453]
  量子誤り訂正符号(QECC)は、量子コンピューティングのポテンシャルを実現するための鍵となる要素である。 本研究では,新しいエンペンド・ツー・エンドの量子誤りデコーダを効率的に訓練する。 提案手法は,最先端の精度を実現することにより,QECCのニューラルデコーダのパワーを実証する。
  論文  参考訳（メタデータ） (2023-01-27T08:16:26Z)
• Logical blocks for fault-tolerant topological quantum computation [55.41644538483948]
  本稿では,プラットフォームに依存しない論理ゲート定義の必要性から,普遍的なフォールトトレラント論理の枠組みを提案する。 資源オーバーヘッドを改善するユニバーサル論理の新しいスキームについて検討する。 境界のない計算に好適な論理誤差率を動機として,新しい計算手法を提案する。
  論文  参考訳（メタデータ） (2021-12-22T19:00:03Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)
• AQD: Towards Accurate Fully-Quantized Object Detection [94.06347866374927]
  本稿では,浮動小数点演算を除去するために,AQDと呼ばれる高精度な量子化オブジェクト検出ソリューションを提案する。 我々のAQDは、非常に低ビットのスキームの下での完全精度と比較して、同等またはそれ以上の性能を実現しています。
  論文  参考訳（メタデータ） (2020-07-14T09:07:29Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。