論文の概要: HOMARD: Hammering Off-chip Memory via Aggregate power Rail Disclosure

• arxiv url: http://arxiv.org/abs/2610.12621v1
• Date: Thu, 08 Oct 2026 18:40:31 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-13 04:06:29.251191
• Title: HOMARD: Hammering Off-chip Memory via Aggregate power Rail Disclosure
• Title（参考訳）: HOMARD:Aggregate Power Railによるオフチップメモリのハマー
• Abstract要約: 本研究は,非特権電力センサがマッピング機能を回復し,タイマーを使わずにメモリアクセスのデータ依存を明らかにすることを実証する。 本稿では,このテレメトリからDRAM活動を読み取る手法と,攻撃プリミティブを2つ提示する。 その結果、プロファイリングされたマイクロアーキテクチャーアタックのための独立したサイドチャネルとして、特権のないパワーテレメトリが確立された。
• 参考スコア（独自算出の注目度）: 39.42699517851229
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Software-based microarchitectural attacks have mainly exploited timing differences to infer information from DRAM. However, defenses and optimizations can prevent timing-based approaches from resolving precise microarchitectural behaviors. We show that unprivileged millisecond- and milliampere-resolution power sensors on modern Arm SoCs can recover DRAM mapping functions and reveal the data dependence of memory accesses without timers. We present HOMARD, a methodology that reads DRAM activity from this telemetry, and two attack primitives. HOMARD-RE is a hierarchy-aware linear-algebraic method that reverse-engineers DRAM addressing functions from power alone. HOMARD-DATA recovers the Hamming weight of a fetched cache line through joint-power rail templating and secret byte values through correlation power analysis on the same rails. Across an AMD ZCU102, a Raspberry Pi 5, and a multi-chip-based LPDDR4 NVIDIA Jetson TX2, HOMARD-RE succeeds where row-buffer timing methods fail. On the Pi 5, HOMARD-DATA classifies 9 Hamming-weight levels at 81.5% accuracy and recovers secret bytes in minutes by correlating rail current with data-dependent bit toggling between neighbors in a row. Both primitives work with an architectural load or a mispredicted Spectre-RSB path on which no value is architecturally read. These results establish unprivileged power telemetry as an independent side channel for profiled microarchitectural attacks, particularly when timing falls silent.
• Abstract（参考訳）: ソフトウェアベースのマイクロアーキテクチャ攻撃は主にDRAMから情報を推測するためにタイミング差を利用した。 しかし、防御と最適化は、タイミングに基づくアプローチが正確な微構造的振る舞いを解決するのを防ぐことができる。 我々は、最新のArm SoCのミリ秒およびミリ秒の電力センサがDRAMマッピング機能を回復し、タイマーを使わずにメモリアクセスのデータ依存を明らかにすることができることを示した。 本稿では,このテレメトリからDRAM活動を読み取る手法であるHOMARDと,攻撃プリミティブの2つについて述べる。 HOMARD-REは、電力のみから関数に対処するリバースエンジニアリングのDRAMを階層的に認識する線形代数法である。 HOMARD-DATAは、同一レール上の相関電力解析により、結合パワーレールのテンプレートとシークレットバイト値により、フェッチされたキャッシュラインのハミング重量を回復する。 AMD ZCU102、Raspberry Pi 5、マルチチップベースのLPDDR4 NVIDIA Jetson TX2の他、HOMARD-REは行バッファのタイミングメソッドが失敗する場所で成功している。 Pi 5では、HOMARD-DATAはハミング重量の9つのレベルを81.5%の精度で分類し、レール電流とデータ依存ビットトグルを1列に関連付けて数分でシークレットバイトを回復する。 どちらのプリミティブも、アーキテクチャ上の負荷や、アーキテクチャ的に価値を読まないSpectre-RSBパスで動作します。 これらの結果は、特にタイミングが静かになると、プロファイルされたマイクロアーキテクチャーアタックの独立したサイドチャネルとして、特権のないパワーテレメトリを確立する。

関連論文リスト

• Harness the Memory: A Holistic Evaluation of Memory Substrates in Memory Agents [97.19033877543522]
  本稿では,メモリ拡張剤のメモリ基板の制御ハーネス評価について述べる。 統一されたハーネスの下で26のパフォーマンスと効率のメトリクスを計測する。 これらの知見は、アダプティブエージェントメモリシステムに必要なコンポーネントとして、基質ルーティングを動機付けている。
  論文  参考訳（メタデータ） (2026-08-15T03:29:48Z)
• Scaling Short-Term Memory of Visuomotor Policies for Long-Horizon Tasks [69.19366746169906]
  本稿では,短期記憶を利用するビジュモータポリシーのためのトランスフォーマーベースのアーキテクチャであるPRISMを提案する。 海賊フィルタは情報を取得し、関連する詳細を抑え、性能を向上する。 階層アーキテクチャは、ローカル情報をコンパクトなトークンに圧縮し、計算とメモリフットプリントを改善する。
  論文  参考訳（メタデータ） (2026-06-15T03:49:23Z)
• Attend Locally, Remember Linearly: Linear Attention as Cross-Frame Memory for Autoregressive Video Diffusion [61.57938553036056]
  ARL2は、二次的なクロスフレームアテンションを固定サイズのリカレント状態に置き換えるハイブリッドアテンションモジュールである。 本研究では,フレーム内ソフトマックスブランチとフレーム間リカレント線形ブランチの2つに分割し,ストリームコンテキストの固定サイズ状態を維持する。 75%の層がハイブリッドリニアアテンションに置き換えられ、最大2.26ウォールクロックのスピードアップと54%のメモリ削減を実現した。
  論文  参考訳（メタデータ） (2026-05-15T19:33:45Z)
• From Verbatim to Gist: Distilling Pyramidal Multimodal Memory via Semantic Information Bottleneck for Long-Horizon Video Agents [78.30630000529133]
  本稿ではファジィトレース理論に基づくピラミッド型マルチモーダルメモリアーキテクチャMM-Memを提案する。 MM-Memメモリは階層的に感覚バッファ、エピソードストリーム、シンボリックに構造する。 実験により、MM-Memがオフラインタスクとストリーミングタスクの両方で有効であることが確認された。
  論文  参考訳（メタデータ） (2026-03-02T05:12:45Z)
• OpenGL GPU-Based Rowhammer Attack (Work in Progress) [0.0]
  本稿では,GPU計算シェーダを用いた適応型多面体ローハンマー攻撃を提案する。 提案手法では,行のターゲティングを最適化し,現在の緩和を回避するために統計分布を用いる。 Raspberry Pi 4の実験結果によると、GPUベースのアプローチは従来のCPUベースのハンマーに比べて高いビットフリップ率を実現している。
  論文  参考訳（メタデータ） (2025-09-24T10:11:05Z)
• Knock-Knock: Black-Box, Platform-Agnostic DRAM Address-Mapping Reverse Engineering [0.0]
  提案手法は,全バンクマスクベースを時間内に回復するための,効率的でノイズの少ない,プラットフォームに依存しないアルゴリズムである。 テスト対象のプラットフォームに対して,99%のリコールと精度を提供する。
  論文  参考訳（メタデータ） (2025-09-23T20:49:48Z)
• Revisiting Main Memory-Based Covert and Side Channel Attacks in the Context of Processing-in-Memory [6.709670986126109]
  IMPACTは、プロセッサ・イン・メモリ(PiM)アーキテクチャの特徴を利用する主要なメモリベースのタイミング攻撃のセットである。 異なるPiMアプローチを利用する2つの隠蔽チャネルを構築します。 我々の秘密チャネルは、それぞれ8.2 Mb/sと14.8 Mb/sの通信スループットを達成しており、これは最先端のメインメモリベースの秘密チャネルよりも3.6倍と6.5倍高い。
  論文  参考訳（メタデータ） (2024-04-17T11:48:14Z)
• Scaling Limits of Memristor-Based Routers for Asynchronous Neuromorphic Systems [2.5264231114078353]
  マルチコアニューロモルフィックシステムは、通常、コア間のスパイク伝達にオンチップルータを使用する。 有望な代替手段は、メムリシティブなクロスバーアレイの機能を利用して、スパイクをルーティングするプログラム可能なスイッチ行列として使用することである。 本稿では,非同期スパイキングニューラルネットワーク(SNN)ハードウェアでスパイクを送信するためのルーティングチャネルとして使用する場合,メムリシティブなクロスバーアレイの課題について検討する。
  論文  参考訳（メタデータ） (2023-07-16T17:50:24Z)
• Parallelising the Queries in Bucket Brigade Quantum RAM [69.43216268165402]
  量子アルゴリズムは、しばしばデータベースのような方法で格納された情報にアクセスするために量子RAM(QRAM)を使用する。 本稿では,Clifford+Tゲートの並列性を利用して,効率的なクエリ時間を大幅に短縮する手法を提案する。 理論的には、フォールトトレラントバケットの量子RAMクエリは古典的なRAMの速度とほぼ一致する。
  論文  参考訳（メタデータ） (2020-02-21T14:50:03Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。