論文の概要: Below-threshold execution of fault-tolerant ripple-carry addition on a trapped-ion quantum computer
- arxiv url: http://arxiv.org/abs/2610.14202v1
- Date: Fri, 09 Oct 2026 18:12:42 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-10-20 22:41:33.381391
- Title: Below-threshold execution of fault-tolerant ripple-carry addition on a trapped-ion quantum computer
- Title（参考訳）: トラップイオン量子コンピュータにおける耐故障性リップルキャリー付加の低閾値実行
- Abstract要約: エラー検出符号に基づく普遍的フォールトトレラント量子コンピューティングアーキテクチャをデプロイする。
このアーキテクチャでは、古典的な入力に対して最大5ビットまでのリップルキャリー加算回路を実行する。
本稿では,バーストエラーフィルタ後の1ビット加算における論理的故障を1つだけ観察する。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: We deploy a universal fault-tolerant quantum computing (FTQC) architecture based on error-detecting $[\![8,3,2]\!]$ and $[\![4,2,2]\!]$ codes on Quantinuum's Helios-1 trapped-ion quantum computer. We compile and execute ripple-carry adder (RCA) circuits for classical inputs up to five bits on this architecture. Uncomputing a workspace qubit provides an additional ``algorithmic check'' to detect errors. While available at both the physical and logical levels, this check synergizes with our architecture by increasing the effective fault distance of many circuit locations from two to four. Combining this algorithmic check with the error-detecting codes, we observed only a single logical failure in one-bit addition after burst-error filtering, yielding an estimated logical failure rate of $(6.0 \pm 5.9) \times 10^{-5}$. This is well below the $(3.5 \pm 1.3) \times 10^{-3}$ failure probability observed for one-bit addition on the same hardware in unencoded form. Two- and three-bit adders also showed performance improvements, while the longer four- and five-bit adders executed just above threshold.
- Abstract（参考訳）: エラー検出の $[\! に基づいて,普遍的フォールトトレラント量子コンピューティング(FTQC)アーキテクチャをデプロイする。
8,3,2]\!
]$と$[\!
4,2,2]\!
QuantinuumのHelios-1トラップイオン量子コンピュータのコード。
我々は、このアーキテクチャ上で5ビットまでの古典的な入力に対して、リップルキャリー加算器(RCA)回路をコンパイルし、実行する。
ワークスペースキュービットをアン計算すると、エラーを検出するための ``algorithmic check'' が追加される。
物理レベルと論理レベルの両方で利用できるが、このチェックは、多くの回路位置の有効故障距離を2から4に増やすことで、アーキテクチャと相乗効果がある。
このアルゴリズムチェックと誤り検出符号を組み合わせることで、バーストエラーフィルタリング後の1ビット加算で1つの論理的故障のみを観測し、推定論理的故障率を(6.0 \pm 5.9) \times 10^{-5}$とした。
これは、(3.5 \pm 1.3) \times 10^{-3}$の失敗確率よりはるかに低い。
2ビットと3ビットの加算器も性能が向上し、長い4ビットと5ビットの加算器は閾値以上で実行された。
関連論文リスト
- Experimental validation of a compact fault-tolerant architecture for trapped ions [0.0]
我々は$[[20,2,6]]$C_4$-Helixのコードに基づいてアーキテクチャを紹介し,実験的に検証する。
QECサイクルあたりの論理量子ビットあたりの誤差は4.6+6.2_-2.6times10-5$である。
回路レベルのシミュレーションでは、物理忠実性の改善により、同じアーキテクチャが10～6ドルから10～8ドルという論理エラー状態になることを示している。
論文 参考訳（メタデータ） (2026-09-02T22:21:23Z) - Addressable fault-tolerant universal quantum gate operations for high-rate lift-connected surface codes [0.8919684307774216]
量子低密度パリティチェック(qLDPC)符号は、量子ビットオーバーヘッドの低い誤り訂正量子メモリを実現する主要な候補の一つである。
本稿では,最近導入されたリフト接続面(LCS)符号上でのクリフォード量子ゲート演算の実装について述べる。
論文 参考訳（メタデータ） (2025-11-13T11:01:44Z) - Breaking even with magic: demonstration of a high-fidelity logical non-Clifford gate [1.6986469299341722]
本研究では、8つの物理量子ビットしか使用しない量子エラー検出符号において、一対の論理的マジック状態をフォールトトレラントに生成するためのマジック状態準備プロトコルを提案する。
このプロトコルは, 空間的オーバーヘッドの少ない極めて高忠実なマジック状態を生成するために, 自己結合可能であることを示す。
論文 参考訳（メタデータ） (2025-06-17T16:23:47Z) - Demonstrating dynamic surface codes [118.67046728951689]
曲面符号の3つの時間力学的実装を実験的に実証した。
まず、曲面コードを六角格子上に埋め込んで、キュービットあたりの結合を4つから3つに減らした。
第二に、サーフェスコードを歩き、データの役割を交換し、各ラウンドごとにキュービットを測定し、蓄積した非計算エラーの組込み除去による誤り訂正を達成する。
第3に、従来のCNOTの代わりにiSWAPゲートを用いた表面コードを実現し、追加のオーバーヘッドを伴わずに、エラー訂正のための実行可能なゲートセットを拡張した。
論文 参考訳（メタデータ） (2024-12-18T21:56:50Z) - Quantum error correction below the surface code threshold [107.92016014248976]
量子誤り訂正は、複数の物理量子ビットを論理量子ビットに結合することで、実用的な量子コンピューティングに到達するための経路を提供する。
本研究では, リアルタイムデコーダと統合された距離7符号と距離5符号の2つの面符号メモリを臨界閾値以下で動作させる。
以上の結果から,大規模なフォールトトレラント量子アルゴリズムの動作要件を実現する装置の性能が示唆された。
論文 参考訳（メタデータ） (2024-08-24T23:08:50Z) - Entangling four logical qubits beyond break-even in a nonlocal code [0.0]
量子誤り訂正は、論理量子情報を環境デコヒーレンスから保護する。
我々は、4つの論理量子ビットのGHZ状態を99.5 pm 0.15 % le F le 99.7 pm 0.1%$でエンコードする(結果の98%以上でポストセレクトした後)。
我々の結果は、幾何学的に非局所的な量子低密度パリティチェック符号で符号化された論理量子ビットを用いたフォールトトレラント量子計算の実現に向けた第一歩である。
論文 参考訳（メタデータ） (2024-06-04T18:00:00Z) - Fast Flux-Activated Leakage Reduction for Superconducting Quantum
Circuits [84.60542868688235]
量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。
パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。
繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
論文 参考訳（メタデータ） (2023-09-13T16:21:32Z) - Suppressing quantum errors by scaling a surface code logical qubit [147.2624260358795]
複数のコードサイズにわたる論理量子ビット性能のスケーリングの測定について報告する。
超伝導量子ビット系は、量子ビット数の増加による追加誤差を克服するのに十分な性能を有する。
量子誤り訂正は量子ビット数が増加するにつれて性能が向上し始める。
論文 参考訳（メタデータ） (2022-07-13T18:00:02Z) - Experimental Characterization of Fault-Tolerant Circuits in Small-Scale
Quantum Processors [67.47400131519277]
符号の論理ゲートセットは、10以上のゲートシーケンスに対してフォールトトレラントとみなすことができる。
一部の回路は耐故障性基準を満たしていなかった。
試験した回路が低次元の出力状態に制限された場合に、耐故障性基準を評価するのが最も正確である。
論文 参考訳（メタデータ） (2021-12-08T01:52:36Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。