論文の概要: PAGE404: Breaking GPU Isolation Through Hardware-assisted Page Migration

• arxiv url: http://arxiv.org/abs/2610.20962v1
• Date: Wed, 14 Oct 2026 21:34:01 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-16 19:13:16.080836
• Title: PAGE404: Breaking GPU Isolation Through Hardware-assisted Page Migration
• Title（参考訳）: PAGE404: ハードウェア支援ページマイグレーションによるGPU分離の破壊
• Abstract要約: NVIDIAのGrace Hopperスーパーチップの新たなサイドチャネルとシークレットチャネル攻撃に対するセキュリティについて検討する。 我々は,移動遅延に基づくシグナリングにより,約8,500ビット/秒の広帯域チャネルを構築し,毎秒8,100ビット/秒の広帯域チャネルを構築した。
• 参考スコア（独自算出の注目度）: 3.7488015148326963
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: NVIDIA's Grace Hopper (GH200) superchip represents a new generation of heterogeneous computing, tightly integrating a 72-core Arm-based CPU with a Hopper GPU on a single module via a high-bandwidth, cache-coherent interconnect. By eliminating the conventional PCIe bottleneck for CPU-GPU data movement, this design establishes a unified memory domain that scales to the capacities demanded by generative AI and high-performance computing (HPC) workloads. The architecture also introduces hardware-assisted page migration: driven by access counters, the system dynamically promotes frequently accessed pages from host CPU memory to GPU DRAM to improve memory locality. We study the security of this emerging architecture against new side- and covert-channel attacks targeting its page migration support. We analyze counter-driven migration across both the hardware mechanisms and the UVM driver's interrupt-handling pipeline, and identify two side-channel vulnerabilities: one rooted in the shared structure of access counters, and the other in the driver's response to migration interrupts. We further show that both channels are exploitable across Multi-Instance GPU (MIG) partitions, a feature intended to provide strong, hardware-enforced isolation between co-located tenants. Using proof-of-concept attacks, we build covert channels that reach roughly 8,500 bits per second through eviction-based signaling and 8,100 bits per second through migration-delay-based signaling across MIG instances. The interrupt-based channel also fingerprints inference workloads across distinct large language models (LLMs) and CPU SPEC2017 benchmarks, and estimates the prompt length processed during LLM inference with high accuracy. These results expose a security gap in hardware-managed heterogeneous memory systems and call into question the isolation guarantees of current MIG-enabled multi-tenant GPU deployments.
• Abstract（参考訳）: NVIDIAのGrace Hopper(GH200)スーパーチップは、72コアのArmベースのCPUを、高帯域幅のキャッシュコヒーレントな相互接続を介して単一モジュール上のHopper GPUと密に統合する、新しい世代の異種コンピューティングである。 CPU-GPUデータ移動における従来のPCIeボトルネックを取り除くことで、この設計は、生成AIと高性能コンピューティング(HPC)ワークロードによって要求される容量にスケールする統一メモリ領域を確立する。 アクセスカウンタによって駆動されるシステムは、ホストCPUメモリからGPU DRAMへの頻繁にアクセスされるページを動的に促進し、メモリのローカリティを向上させる。 我々は,ページマイグレーションサポートをターゲットとした,新たなサイドチャネルおよびシークレットチャネル攻撃に対する,この新興アーキテクチャのセキュリティについて検討する。 我々は、ハードウェア機構とUVMドライバの割り込み処理パイプラインの両方にわたるカウンタ駆動のマイグレーションを分析し、アクセスカウンタの共有構造に根ざした2つのサイドチャネル脆弱性と、移行割り込みに対するドライバの応答を識別する。 さらに、両方のチャネルがマルチインスタンスGPU(MIG)パーティションにまたがって利用可能であることを示します。 概念実証攻撃を用いて,MIGインスタンス間のマイグレーション遅延に基づくシグナリングにより,約8,500ビット/秒のエビテーションベースのシグナリングと8,100ビット/秒のエビテーションベースのシグナリングにより,約8,500ビット/秒のシークレットチャネルを構築する。 割り込みベースのチャネルは、異なる大きな言語モデル(LLM)とCPU SPEC2017ベンチマークの指紋推論ワークロードも備えており、LLM推論中に処理されたプロンプト長を高精度に推定する。 これらの結果は、ハードウェア管理された異種メモリシステムのセキュリティギャップを明らかにし、現在のMIG対応マルチテナントGPUデプロイメントの分離保証を疑問視する。

関連論文リスト

• HOMARD: Hammering Off-chip Memory via Aggregate power Rail Disclosure [39.42699517851229]
  本研究は,非特権電力センサがマッピング機能を回復し,タイマーを使わずにメモリアクセスのデータ依存を明らかにすることを実証する。 本稿では,このテレメトリからDRAM活動を読み取る手法と,攻撃プリミティブを2つ提示する。 その結果、プロファイリングされたマイクロアーキテクチャーアタックのための独立したサイドチャネルとして、特権のないパワーテレメトリが確立された。
  論文  参考訳（メタデータ） (2026-10-08T18:40:31Z)
• Segmenting, Fast and Slow: Real-Time Open-Vocabulary Video Instance Segmentation with Dual-Path Processing [40.84222109829302]
  我々は、精度を犠牲にすることなく効率を大幅に改善するデュアルストリーム高速スローフレームワークであるSegFSを紹介した。 オブジェクトデコーディングから特徴空間コンディショニングへインスタンスの伝搬をシフトすることで,高密度マスク予測からマルチモーダルなセマンティック理解を分離する。 提案した高速分岐は、標準のOV-VISベンチマークで競合セグメンテーション性能を維持しながら、モバイル指向のUSモデルよりも14倍低い。
  論文  参考訳（メタデータ） (2026-06-30T19:59:19Z)
• Profiling-Driven Adaptive Distributed Transformer Inference on Embedded Edge Deployment [60.442064966340524]
  本稿では、WiFi経由で接続されたNVIDIA Jetson Orin Nanoデバイスに関するプロトタイプ研究を行う。 主な発見は、主なボトルネックは、ネットワーク帯域幅だけでなく、通信中のCPU-GPUステージングである。 実験によると、この戦略はフルテンソル交換と比較して遅延を65%-77%減らし、エネルギー消費を34%-52%減らしている。
  論文  参考訳（メタデータ） (2026-05-25T10:39:28Z)
• Understand and Accelerate Memory Processing Pipeline for Disaggregated LLM Inference [45.78442013449325]
  大規模言語モデルは、複雑な推論をサポートするための効率的な長文処理と生成機構に依存している。 これらの最適化は、Prepare Memory、Compute Relevancy、Retrieval、Apply to Inferenceという4段階のメモリ処理パイプラインに統合できることを示す。 この知見に触発されて、textbheterogeneous システムはメモリ処理の高速化やエンドツーエンドの推論に適していると論じる。
  論文  参考訳（メタデータ） (2026-03-30T21:03:39Z)
• Bare-Metal Tensor Virtualization: Overcoming the Memory Wall in Edge-AI Inference on ARM64 [0.5729426778193398]
  ARM64マイクロアーキテクチャ(Apple Silicon)向けに最適化されたソフトウェアで実装された"仮想コア"アーキテクチャ DMA(Software-Defined Direct Memory Access)は、100%キャッシュラインの利用をウェイトで保証しますが、ゼロコピーローダは遅延を排除します。 110M秒モデルによる実験結果から,M2ハードウェア上では, >60トークン/秒の安定したスループットが示された。
  論文  参考訳（メタデータ） (2026-01-06T15:00:40Z)
• Scalable GPU-Based Integrity Verification for Large Machine Learning Models [4.301162531343759]
  我々は、CPUとGPUプラットフォーム間の整合性保護を標準化することで、分散機械学習を強化するセキュリティフレームワークを提案する。 提案手法は,GPUアクセラレータ上での大規模なMLモデル実行と直接的に整合性検証を行う。 私たちは、基盤となるCPUやGPUインフラストラクチャに関係なく、エンタープライズチームがデプロイできるハードウェアに依存しない基盤を提供します。
  論文  参考訳（メタデータ） (2025-10-27T23:45:21Z)
• Revisiting Main Memory-Based Covert and Side Channel Attacks in the Context of Processing-in-Memory [6.709670986126109]
  IMPACTは、プロセッサ・イン・メモリ(PiM)アーキテクチャの特徴を利用する主要なメモリベースのタイミング攻撃のセットである。 異なるPiMアプローチを利用する2つの隠蔽チャネルを構築します。 我々の秘密チャネルは、それぞれ8.2 Mb/sと14.8 Mb/sの通信スループットを達成しており、これは最先端のメインメモリベースの秘密チャネルよりも3.6倍と6.5倍高い。
  論文  参考訳（メタデータ） (2024-04-17T11:48:14Z)
• FusionAI: Decentralized Training and Deploying LLMs with Massive Consumer-Level GPUs [57.12856172329322]
  我々は、巨大な未使用のコンシューマレベルのGPUをアンロックする分散システムを構想する。 このシステムは、CPUとGPUメモリの制限、ネットワーク帯域幅の低さ、ピアとデバイスの多様性など、重要な課題に直面している。
  論文  参考訳（メタデータ） (2023-09-03T13:27:56Z)
• Communication-Efficient Graph Neural Networks with Probabilistic Neighborhood Expansion Analysis and Caching [59.8522166385372]
  大規模グラフ上でのグラフニューラルネットワーク(GNN)のトレーニングと推論は、GNNの登場以来活発に研究されている。 本稿では,分散環境におけるノードワイドサンプリングを用いたGNNによるミニバッチ学習と推論について述べる。 分割された特徴データを扱うために,従来のSALIENTシステムを拡張したSALIENT++を提案する。
  論文  参考訳（メタデータ） (2023-05-04T21:04:01Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。