論文の概要: Where the SRAM Goes: Per-Symbol Attribution of Static Memory in FreeRTOS-C and Embassy-Rust IoT Firmware on a 64 KB RISC-V Microcontroller

• arxiv url: http://arxiv.org/abs/2610.21064v1
• Date: Thu, 15 Oct 2026 01:12:20 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-16 19:13:16.116699
• Title: Where the SRAM Goes: Per-Symbol Attribution of Static Memory in FreeRTOS-C and Embassy-Rust IoT Firmware on a 64 KB RISC-V Microcontroller
• Title（参考訳）: 64KB RISC-Vマイクロコントローラ上でのFreeRTOS-CとEmbassy-Rust IoTファームウェアにおける静的メモリのSRAM当たりの属性
• Abstract要約: メモリマイクロコントローラ用のファームウェアスタックは、通常はバイナリサイズの集約によってガイドされる。 私たちは、RAMを静的にアーキテクチャのカテゴリに分解するシンボルごとの属性メソッドとのギャップに対処する。 どちらのスタックも、ネットワーク上ではRAMのほぼ同じシェアを消費しているが、絶対コストは4.4倍、lwIPは40,719バイト、smoltcpは9,316バイトである。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Selecting a firmware stack for a memory-constrained microcontroller is usually guided by aggregate binary sizes, which report how much SRAM a build consumes but not where it goes or why. We address that gap with a per-symbol attribution method that decomposes static RAM into architectural categories - scheduler heap, network buffers and pools, task stacks, and linker-reserved regions - by bounding sized ELF symbols to the .data, .bss and .stack section ranges. The method is validated by reconciling every category sum exactly against the size-based totals for all sixteen builds. We apply it to eight cumulative firmware milestones, from a bare task scaffold to a full MQTT-over-Ethernet client, implemented twice, in FreeRTOS-C and in Embassy-Rust, on the CH32V203RBT6, a RISC-V microcontroller with 64 KB SRAM and an on-chip Ethernet MAC and PHY, with functional parity verified on hardware at every milestone. The decomposition shows that both stacks spend a nearly identical share of their RAM on networking (63.8% versus 63.9%), yet the absolute cost differs by 4.4 times: 40,719 bytes for lwIP against 9,316 bytes for smoltcp. FreeRTOS task stacks grow linearly at roughly 1 KB per task while Embassy async state grows with state-machine complexity. We also report that lwIP could not be integrated under an all-static discipline on this platform, requiring a 20 KB arena that smoltcp does not. The measurement harness, the attribution tool, and the sixteen firmware implementations are released as artefacts.
• Abstract（参考訳）: メモリ制限されたマイクロコントローラ用のファームウェアスタックを選択するには、通常はバイナリサイズを集約することでガイドされる。 静的RAMをアーキテクチャカテゴリ – スケジューラヒープ,ネットワークバッファとプール,タスクスタック,リンカ保存されたリージョン – に分割するシンボル単位の属性メソッドとのギャップを,.NET Core と .NET Core にバウンダリングすることで解決する。 データ... ssとbss スタックセクション範囲 この方法は、全16ビルドのサイズに基づく総和に対して、すべてのカテゴリ和を正確に照合することで検証される。 我々は、64KBのSRAMとオンチップのEthernet MACとPHYを備えたRISC-VマイクロコントローラであるCH32V203RBT6上に、素タスクの足場からFreeRTOS-CとEmbassy-Rustで2回実装されたMQTT-over-Ethernetクライアントまでの8つの累積ファームウェアマイルストーンに適用した。 この分解は、両方のスタックがネットワーク上のRAMのほぼ同じシェア(63.8%対63.9%)を消費していることを示しているが、絶対コストは4.4倍、lwIPは40,719バイト、smoltcpは9,316バイトである。 FreeRTOSタスクスタックは1タスクあたり約1KBで線形に成長する一方、Embassyの非同期状態はステートマシンの複雑さによって増大する。 また,lwIPは,smoltcpが持たない20KBのアリーナを必要とするため,このプラットフォーム上の全静的規律の下では統合できないことを報告した。 測定ハーネス、属性ツール、および16のファームウェア実装をアーティファクトとしてリリースする。

関連論文リスト

• MicroHasTEE: Bare-Metal Haskell for Type-Level Peripheral Ownership on Armv8-M [0.0]
  MicroHasTEEは、ファームウェアアプリケーションを1つの型付きHaskellプログラムの参加者として表現する。 MicroHasTEEは、タイプレベルの機能台帳を持つ周辺権威を表す。 MicroHsは2回コンパイルして、未登録のSecureとNon-Secureのファームウェアイメージを別々に生成する。
  論文  参考訳（メタデータ） (2026-09-11T08:34:10Z)
• Unfolding the Leech Lattice: Fused Multi-Shell Decoding and VRAM Layouts for 2-Bit LLM Weights [8.550323073861415]
  リーチ格子ベクトル量子化は、最強の報告された2ビット品質を独自の評価プロトコルで保持する。 本報告では, バッチ1におけるデコード相GEMVの供用コストを計測する。
  論文  参考訳（メタデータ） (2026-09-02T14:26:06Z)
• Tessera: Secure, Near-Line-Rate Weight Streaming for UMA Edge Accelerators [0.0]
  Tesseraは、UMAエッジアクセラレータ上のインライン、キャッシュライン重み復号化のためのリファレンスアーキテクチャである。 設計は64バイトのAXIバーストをインターセプトし、AES-256-CTRキーストリームをDRAMフェッチと並列に計算する。 理論的メモリ帯域幅天井の98.4%をテセラが達成していることを示す。
  論文  参考訳（メタデータ） (2026-04-25T08:29:50Z)
• On-Device Vision Training, Deployment, and Inference on a Thumb-Sized Microcontroller [0.0]
  本稿では,エンド・ツー・エンドのビジョン・デバイス・機械学習・パイプラインを提案する。 Seeed Studio ESP32-S3 XI Kit MLAO (8MB PSRAM)で動作し、ファームウェアはトレーニング1時間あたり約9分で3種類の64x64画像分類を実現し、リアルタイム推論は6.3 FPSである。
  論文  参考訳（メタデータ） (2026-04-24T20:59:16Z)
• Scaling DoRA: High-Rank Adaptation via Factored Norms and Fused Kernels [83.99688944263843]
  DoRA(Weight-De Low-Rank Adaptation)は、LoRAを方向から分離することで拡張する。 d_in = 8192 とランク r = 384 では、単一のモジュールのノルムは bf16 で512MB の過渡的なワーキングメモリを必要とする。 因子ノルムは、二乗ノルムを O(d_out r + r2) 中間体を通して計算可能な基底、交差、およびグラマー項に分解し、密積を除去する。
  論文  参考訳（メタデータ） (2026-03-23T17:57:24Z)
• BitStack: Any-Size Compression of Large Language Models in Variable Memory Environments [53.71158537264695]
  大規模言語モデル(LLM)は、多くのアプリケーションに革命をもたらしたが、ローカルデバイスにおけるメモリ制限により、その展開は依然として困難である。 textbfBitStackは,メモリ使用量とモデル性能のトレードオフを可能にする,新しいトレーニング不要な重み圧縮手法である。
  論文  参考訳（メタデータ） (2024-10-31T13:26:11Z)
• STT-RAM-based Hierarchical In-Memory Computing [1.1470070927586018]
  インメモリコンピューティングは、メモリ内で直接計算を行うことで、コンピュータシステムにおけるフォン・ノイマンのボトルネックを克服することを約束する。 これまでの研究では、非揮発性、低リーク電力、高密度、耐久性、商業的生存性などの理由から、インメモリコンピューティングにSpin-Transfer Torque RAM(STT-RAM)を使うことが提案されている。 本稿では、メモリ階層の異なるレベルを処理要素で拡張し、ワークロード実行を最適化する階層型インメモリコンピューティングについて検討する。
  論文  参考訳（メタデータ） (2024-07-29T01:43:26Z)
• MCUNetV2: Memory-Efficient Patch-based Inference for Tiny Deep Learning [72.80896338009579]
  メモリボトルネックは畳み込みニューラルネットワーク(CNN)の設計における不均衡なメモリ分布に起因する。 本稿では,ピークメモリを大幅に削減するパッチ・バイ・パッチ・推論スケジューリングを提案する。 ニューラルアーキテクチャサーチによるプロセスを自動化し、ニューラルアーキテクチャと推論スケジューリングを共同で最適化し、MCUNetV2に導いた。
  論文  参考訳（メタデータ） (2021-10-28T17:58:45Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。