論文の概要: Generalized Svetlichny Inequalities as a Cross-Platform Benchmark for Quantum Processors

• arxiv url: http://arxiv.org/abs/2610.24213v1
• Date: Fri, 16 Oct 2026 20:35:43 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-26 10:08:02.5679
• Title: Generalized Svetlichny Inequalities as a Cross-Platform Benchmark for Quantum Processors
• Title（参考訳）: 量子プロセッサのクロスプラットフォームベンチマークとしての一般化されたSvetlichny不等式
• Abstract要約: クロスプラットフォームのベンチマークはデバイスに依存しないが、実行中に蓄積された欠陥に敏感でなければならない。 我々は、一般化されたSvetlichnyの不等式違反に基づく実演を通してプロトコルを定式化し、検証する。 トラップイオンのMarmotとIBEX Q1と超伝導のEuro-Q-Exa System 1の3つのプロセッサに適用する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: A cross-platform benchmark should be device-independent yet sensitive to imperfections accumulated during execution. Building on prior work, we formulate and validate a protocol through demonstrations based on generalized Svetlichny inequality violations (a simulation, rather than a loophole-free certification, of multipartite nonlocality) for larger subsystem sizes. We apply it unchanged to three processors, the trapped-ion Marmot and IBEX Q1 (both manufactured by AQT) and the superconducting Euro-Q-Exa System 1 (IQM), using identical GHZ-state circuits with fixed theoretical measurement settings from N=2 to N=10 qubits. Both trapped-ion processors sustain violations up to ten qubits, while the superconducting processor loses them beyond six qubits under unmitigated (raw) conditions; readout-error mitigation recovers violations up to eight qubits, with a substantial fraction of the degradation attributable to measurement imperfections. These processors provide a heterogeneous testbed for validating the protocol's cross-platform applicability and discriminating power, demonstrating its practicality as a common framework for assessing collective quantum performance.
• Abstract（参考訳）: クロスプラットフォームのベンチマークはデバイスに依存しないが、実行中に蓄積された欠陥に敏感でなければならない。 先行研究に基づいて、より大規模なサブシステムサイズに対して、一般化されたSvetlichnyの不等式違反(ループホールのない証明ではなく、マルチパート非局所性のシミュレーション)に基づいて、プロトコルを定式化し、検証する。 我々は,N=2からN=10キュービットの固定理論測定設定を持つGHZ状態回路を用いて,トラップイオンMarmotとIBEX Q1(いずれもAQT製)と超伝導Euro-Q-Exa System 1(IQM)の3つのプロセッサに適用した。 どちらのトラップイオンプロセッサも、最大10量子ビットの欠陥を保ち、超伝導プロセッサは、未緩和(生)条件下で6量子ビットを超え、リードアウトエラー軽減は最大8量子ビットの違反を回復する。 これらのプロセッサは、プロトコルのクロスプラットフォーム適用性と識別能力を検証するための異種テストベッドを提供する。

関連論文リスト

• Nonlocality as a Benchmarking Tool for Quantum Processors [0.0]
  量子プロセッサのベンチマークは、量子優位性を目的としたすべてのロードマップにおいて中心的なタスクである。 本稿では,Svetlichnyの不等式違反に基づくプロトコルについて論じる。 その結果、真のマルチパーティイト非局所性に基づくテストは、量子デバイスの集合的性能を特徴づける強力なツールであることが示された。
  論文  参考訳（メタデータ） (2026-10-16T20:15:00Z)
• Error Correction in a Distributed Quantum Computer [0.0]
  フォトニック配線により、物理量子ビットは複数のプロセッサに分散できる。 鍵となる要件は、リモートプロセッサ間で安定化器の測定を実行する能力である。 分散量子誤り検出と修正の最初の実験例を報告する。
  論文  参考訳（メタデータ） (2026-09-11T17:03:41Z)
• Fault-tolerant quantum architectures based on erasure qubits [49.227671756557946]
  我々は、支配的なノイズを既知の場所での消去に効率よく変換することで、消去量子ビットの考え方を利用する。 消去量子ビットと最近導入されたFloquet符号に基づくQECスキームの提案と最適化を行う。 以上の結果から, 消去量子ビットに基づくQECスキームは, より複雑であるにもかかわらず, 標準手法よりも著しく優れていることが示された。
  論文  参考訳（メタデータ） (2023-12-21T17:40:18Z)
• Comparisons among the Performances of Randomized-framed Benchmarking Protocols under T1, T2 and Coherent Error Models [11.286152850251684]
  現在の量子コンピュータ、すなわち、ノイズのある中間スケール量子(NISQ)コンピュータは、量子マシンのノイズの多い状況にどう対処するかというボトルネックに直面している。 より効率的で信頼性の高いベンチマークプロトコルを構築するには、依然として緊急に必要である。
  論文  参考訳（メタデータ） (2023-09-27T08:25:00Z)
• Fast Flux-Activated Leakage Reduction for Superconducting Quantum Circuits [84.60542868688235]
  量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。 パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。 繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
  論文  参考訳（メタデータ） (2023-09-13T16:21:32Z)
• Mitigating crosstalk errors by randomized compiling: Simulation of the BCS model on a superconducting quantum computer [41.94295877935867]
  CNOT2量子ゲートを起点とするクロストークエラーは、多くの量子コンピューティングプラットフォームにおけるエラーの重要な原因である。 隣接するキュービットの特別な処理を含むランダム化コンパイルプロトコルを拡張し,適用する。 隣り合う量子ビットのツイリングは、新しい量子ビットや回路を追加することなく、ノイズ推定プロトコルを劇的に改善することを示します。
  論文  参考訳（メタデータ） (2023-05-03T18:00:02Z)
• Measuring NISQ Gate-Based Qubit Stability Using a 1+1 Field Theory and Cycle Benchmarking [50.8020641352841]
  量子ハードウェアプラットフォーム上でのコヒーレントエラーを, サンプルユーザアプリケーションとして, 横フィールドIsing Model Hamiltonianを用いて検討した。 プロセッサ上の物理位置の異なる量子ビット群に対する、日中および日中キュービット校正ドリフトと量子回路配置の影響を同定する。 また,これらの測定値が,これらの種類の誤差をよりよく理解し,量子計算の正確性を評価するための取り組みを改善する方法についても論じる。
  論文  参考訳（メタデータ） (2022-01-08T23:12:55Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)
• Efficient and robust certification of genuine multipartite entanglement in noisy quantum error correction circuits [58.720142291102135]
  実効多部絡み(GME)認証のための条件付き目撃手法を導入する。 線形な二分割数における絡み合いの検出は, 多数の測定値によって線形にスケールし, GMEの認証に十分であることを示す。 本手法は, 距離3の位相的カラーコードとフラグベースの耐故障バージョンにおける安定化作用素の雑音可読化に適用する。
  論文  参考訳（メタデータ） (2020-10-06T18:00:07Z)
• Qutrit randomized benchmarking [0.0]
  第三次量子プロセッサは、従来の量子ビット技術よりも大きな計算上の優位性を提供する。 このような量子ハードウェアの性能を評価・比較するためには、堅牢なベンチマーク手法が不可欠である。 本稿では,業界標準のRandomized Benchmarkingプロトコルの拡張を実演する。
  論文  参考訳（メタデータ） (2020-08-20T18:00:57Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。