論文の概要: A lightweight C Code Generator for Heterogeneous TinyML Systems
- arxiv url: http://arxiv.org/abs/2610.36907v1
- Date: Tue, 27 Oct 2026 09:37:36 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-10-29 04:15:49.252491
- Title: A lightweight C Code Generator for Heterogeneous TinyML Systems
- Title（参考訳）: 不均一TinyMLシステムのための軽量Cコード生成器
- Abstract要約: ドメイン固有のアクセラレーターを組み込んだベアメタル異種システム向けに設計された軽量なCコード生成器を提案する。
提案手法は,同一加速器に登録されたマイクロTVMフローと比較して,推論速度の2.3倍,バイナリサイズを20%削減する。
- 参考スコア（独自算出の注目度）: 3.216698110843065
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Over the past decade, the significant advancements in artificial intelligence have been closely tied to increasingly sophisticated training frameworks and steadily powerful computing hardware. However, the entire ecosystem remains fragmented. On one hand, models are represented with frameworks dependent formats, while on the other hand, new tailored hardware for accelerating novel operators has continued to emerge. To effectively diminish the transfer costs from training to inference, we propose a lightweight C code generator designed for bare-metal heterogeneous systems that incorporate domain-specific accelerators. Through a comprehensive case study on a RISC-V based radar DSP, we demonstrate that by employing an accelerator with ahead-of-time optimizations like weight tuning and bias fusion, our approach achieves a 2.3 times improvement in inference speed and a 20% reduction in binary size compared to the microTVM flow registered with the same accelerator, thus offering another compelling choice for resource-constrained edge devices. The code is open-sourced in Gitlab.
- Abstract（参考訳）: 過去10年間、人工知能の大幅な進歩は、ますます高度なトレーニングフレームワークと着実に強力なコンピューティングハードウェアに密接に結びついてきた。
しかし、生態系全体が断片化されている。
一方、モデルはフレームワークに依存したフォーマットで表現されるが、一方で、新しい演算子を加速するための新しい調整されたハードウェアが登場し続けている。
トレーニングから推論までの転送コストを効果的に低減するために,ドメイン固有のアクセラレータを組み込んだベアメタル異種システム用に設計された軽量Cコード生成器を提案する。
RISC-V ベースのレーダ DSP に関する包括的ケーススタディにより、重み付けやバイアス融合などの事前最適化による加速器を用いることで、同一加速器に登録されたマイクロTVM フローと比較して、推論速度の 2.3 倍の改善とバイナリサイズ 20% の削減を実現し、資源制約エッジデバイスに別の魅力的な選択肢を提供することを示した。
コードはGitlabでオープンソース化されている。
関連論文リスト
- Emulated Integrity Replica: Enabling Self-Healing on FPGA SoCs via Hierarchical Twins [4.079848915785294]
畳み込みニューラルネットワーク(CNN)は、ハードウェアアクセラレーション推論が低レイテンシエッジコンピューティングを可能にするシステムオンチップ(SoC)プラットフォームにますますデプロイされている。
FPGA SOCのための階層型デジタルツインフレームワークであるEmulated Integrity Replica (EIR)を提案する。
論文 参考訳（メタデータ） (2026-07-14T03:14:00Z) - MATCHA: Efficient Deployment of Deep Neural Networks on Multi-Accelerator Heterogeneous Edge SoCs [45.487954219664026]
MATCHAは並列な異種加速器のための高度に並列なスケジュールを生成する。
Tinyerfベンチマークでは、MATCHAはアクセラレータ使用率を改善し、レイテンシを最大35%削減する。
論文 参考訳（メタデータ） (2026-04-10T09:04:34Z) - Evolutionary Mapping of Neural Networks to Spatial Accelerators [64.13809409887254]
ニューロモルフィック加速器のための最初の進化的ハードウェア・イン・ザ・ループマッピングフレームワークを紹介する。
我々は,2次元メッシュに152コアを配置した空間加速器であるIntel Loihi 2のアプローチを評価した。
提案手法は,2つのスパース多層パーセプトロンネットワーク上でのデフォルトコアと比較して,最大35%のレイテンシ削減を実現している。
論文 参考訳（メタデータ） (2026-02-04T16:28:08Z) - SD3.5-Flash: Distribution-Guided Distillation of Generative Flows [87.45964232927945]
SD3.5-Flashは、高画質の画像生成を消費者デバイスにもたらす、効率的な数ステップ蒸留フレームワークである。
グラデーションノイズを低減するための"タイムステップ共有"と、迅速なアライメントを改善するための"スプリットタイムステップ微調整"の2つの重要なイノベーションを紹介します。
これにより、携帯電話からデスクトップコンピュータまで、あらゆるデバイスへのアクセスが民主化される。
論文 参考訳（メタデータ） (2025-09-25T16:07:38Z) - Federated Learning with Ad-hoc Adapter Insertions: The Case of Soft-Embeddings for Training Classifier-as-Retriever [0.6524460254566904]
そこで本研究では,新しいコーパスのトークン埋め込みを学習してソフト埋め込みを改良し,完全微調整よりも少ない計算能力で更新できる新しいエンコーダを提案する。
フェデレーションラーニング(FL)とディファレンシャルプライバシ(DP)を採用して、効率的でプライバシーに制約のあるプロダクトグレードのトレーニングソリューションを実現する。
論文 参考訳（メタデータ） (2025-09-20T03:07:03Z) - Hardware/Software Co-Design of RISC-V Extensions for Accelerating Sparse DNNs on FPGAs [1.4225653519332482]
半構造化および非構造化の空間を含むDNNモデルの高速化のための新しいRISC-V拡張を提案する。
我々の設計では、小さなFPGA上でもDNNを加速できるように、少数のFPGAリソースを消費する。
キーワードスポッティング、画像分類、人物検出など、標準のTinyMLアプリケーションに対して、我々の設計をベンチマークする。
論文 参考訳（メタデータ） (2025-04-28T10:19:39Z) - Joint Transmit and Pinching Beamforming for Pinching Antenna Systems (PASS): Optimization-Based or Learning-Based? [89.05848771674773]
MISO (Multiple-input Single-output) フレームワークを提案する。
それは複数の導波路で構成されており、多数の低コストアンテナ(PA)を備えている。
PAの位置は、大規模パスと空間の両方にまたがるように再構成することができる。
論文 参考訳（メタデータ） (2025-02-12T18:54:10Z) - FusionLLM: A Decentralized LLM Training System on Geo-distributed GPUs with Adaptive Compression [55.992528247880685]
分散トレーニングは、システム設計と効率に関する重要な課題に直面します。
大規模深層ニューラルネットワーク(DNN)のトレーニング用に設計・実装された分散トレーニングシステムFusionLLMを提案する。
本システムと手法は,収束性を確保しつつ,ベースライン法と比較して1.45～9.39倍の高速化を実現可能であることを示す。
論文 参考訳（メタデータ） (2024-10-16T16:13:19Z) - Practical Conformer: Optimizing size, speed and flops of Conformer for
on-Device and cloud ASR [67.63332492134332]
我々は、デバイス上の制約を満たすのに十分小さく、TPUを高速に推論できる最適化されたコンバータを設計する。
提案するエンコーダは、デバイス上では強力なスタンドアロンエンコーダとして、また高性能なASRパイプラインの第1部として利用することができる。
論文 参考訳（メタデータ） (2023-03-31T23:30:48Z) - SME: ReRAM-based Sparse-Multiplication-Engine to Squeeze-Out Bit
Sparsity of Neural Network [18.79036546647254]
我々はSparse-Multiplication-Engine(SME)という新しいReRAMベースのディープニューラルネットワーク(DNN)アクセラレータを開発した。
まず、ビットスパースパターンを編成し、既存の量子化法に基づいてビットスパース密度を増加させる。
第2に,重みのビットをクロスバーにスライスし,周辺回路の活性化結果をスプライシングする新しい重み付けマッピング機構を提案する。
第三に、上質な押出し方式は、以前の2つのステップから高度にスパースなノンゼロでマッピングされたクロスバーを空にする。
論文 参考訳（メタデータ） (2021-03-02T13:27:15Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。