論文の概要: GCN-RL Circuit Designer: Transferable Transistor Sizing with Graph
Neural Networks and Reinforcement Learning
- arxiv url: http://arxiv.org/abs/2005.00406v1
- Date: Thu, 30 Apr 2020 17:58:07 GMT
- ステータス: 処理完了
- システム内更新日: 2022-12-08 05:46:23.677149
- Title: GCN-RL Circuit Designer: Transferable Transistor Sizing with Graph
Neural Networks and Reinforcement Learning
- Title（参考訳）: gcn-rl回路設計 : グラフニューラルネットワークと強化学習を用いた転写性トランジスタ
- Authors: Hanrui Wang and Kuan Wang and Jiacheng Yang and Linxiao Shen and Nan
Sun and Hae-Seung Lee and Song Han
- Abstract要約: 本稿では、強化学習(RL)を活用して、異なる技術ノードとトポロジ間で知識を伝達するGCN-RLサーキットデザイナを提案する。
学習に基づく最適化は、4つの異なる回路上で最高のメリット(FoM)を達成する。
- 参考スコア（独自算出の注目度）: 19.91205976441355
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Automatic transistor sizing is a challenging problem in circuit design due to
the large design space, complex performance trade-offs, and fast technological
advancements. Although there has been plenty of work on transistor sizing
targeting on one circuit, limited research has been done on transferring the
knowledge from one circuit to another to reduce the re-design overhead. In this
paper, we present GCN-RL Circuit Designer, leveraging reinforcement learning
(RL) to transfer the knowledge between different technology nodes and
topologies. Moreover, inspired by the simple fact that circuit is a graph, we
learn on the circuit topology representation with graph convolutional neural
networks (GCN). The GCN-RL agent extracts features of the topology graph whose
vertices are transistors, edges are wires. Our learning-based optimization
consistently achieves the highest Figures of Merit (FoM) on four different
circuits compared with conventional black-box optimization methods (Bayesian
Optimization, Evolutionary Algorithms), random search, and human expert
designs. Experiments on transfer learning between five technology nodes and two
circuit topologies demonstrate that RL with transfer learning can achieve much
higher FoMs than methods without knowledge transfer. Our transferable
optimization method makes transistor sizing and design porting more effective
and efficient.
- Abstract（参考訳）: トランジスタの自動サイズ化は、回路設計において大きな設計空間、複雑な性能トレードオフ、高速技術進歩のために難しい問題である。
ある回路をターゲットとするトランジスタサイズ化の研究は数多く行われているが、再設計のオーバーヘッドを軽減するため、知識をある回路から別の回路に転送する研究は限られている。
本稿では,異なる技術ノードとトポロジ間の知識伝達に強化学習(RL)を活用するGCN-RLサーキットデザイナを提案する。
さらに,回路がグラフであるという単純な事実に触発されて,グラフ畳み込みニューラルネットワーク(gcn)を用いた回路トポロジ表現を学ぶ。
GCN-RLは、頂点がトランジスタ、端がワイヤであるトポロジーグラフの特徴を抽出する。
我々の学習に基づく最適化は、従来のブラックボックス最適化法(ベイズ最適化、進化的アルゴリズム)、ランダム検索、人間エキスパート設計と比較して、4つの異なる回路上で最高評価値(fom)を一貫して達成している。
5つの技術ノードと2つの回路トポロジ間の転送学習実験により、転送学習を持つRLは、知識伝達のない手法よりもはるかに高いFoMを実現できることを示した。
トランスファーブル最適化によりトランジスタサイズと設計ポーティングの効率化が図れる。
関連論文リスト
- Efficient Message Passing Architecture for GCN Training on HBM-based FPGAs with Orthogonal Topology On-Chip Networks [0.0]
グラフ畳み込みネットワーク(GCN)は、グラフ上の表現学習のための最先端のディープラーニングモデルである。
NUMAベースのメモリアクセス特性を利用したメッセージパッシングアーキテクチャを提案する。
また,提案アクセラレータ内でGCN特有のバックプロパゲーションアルゴリズムを再設計した。
論文 参考訳（メタデータ） (2024-11-06T12:00:51Z) - KATO: Knowledge Alignment and Transfer for Transistor Sizing of Different Design and Technology [7.0446261298995525]
本稿では,(1)効率的な自動カーネル構築,(2)異なる回路とBOのための技術ノードをまたいだ第1のトランスファー学習,(3)有用な知識のみを活用するための選択的なトランスファー学習手法を提案する。
最先端のパフォーマンスを実現するための知識アライメントと転送最適化(KATO) - 最大2倍のシミュレーション削減と1.2倍の設計改善。
論文 参考訳（メタデータ） (2024-04-19T11:05:13Z) - Principled Architecture-aware Scaling of Hyperparameters [69.98414153320894]
高品質のディープニューラルネットワークをトレーニングするには、非自明で高価なプロセスである適切なハイパーパラメータを選択する必要がある。
本研究では,ネットワークアーキテクチャにおける初期化と最大学習率の依存性を正確に評価する。
ネットワークランキングは、ベンチマークのトレーニングネットワークにより容易に変更可能であることを実証する。
論文 参考訳（メタデータ） (2024-02-27T11:52:49Z) - CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。
オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。
我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
論文 参考訳（メタデータ） (2023-08-31T02:20:25Z) - Graph Neural Network Autoencoders for Efficient Quantum Circuit
Optimisation [69.43216268165402]
我々は、量子回路の最適化にグラフニューラルネットワーク(GNN)オートエンコーダの使い方を初めて提示する。
我々は、量子回路から有向非巡回グラフを構築し、そのグラフを符号化し、その符号化を用いてRL状態を表現する。
我々の手法は、非常に大規模なRL量子回路最適化に向けた最初の現実的な第一歩である。
論文 参考訳（メタデータ） (2023-03-06T16:51:30Z) - On Transforming Reinforcement Learning by Transformer: The Development
Trajectory [97.79247023389445]
Transformerは元々自然言語処理用に開発されたもので、コンピュータビジョンでも大きな成功を収めている。
既存の開発をアーキテクチャ拡張と軌道最適化の2つのカテゴリに分類する。
ロボット操作,テキストベースのゲーム,ナビゲーション,自律運転におけるTRLの主な応用について検討する。
論文 参考訳（メタデータ） (2022-12-29T03:15:59Z) - Dual Vision Transformer [114.1062057736447]
デュアルビジョントランス(Dual-ViT)という,コスト問題を緩和する新しいトランスフォーマーアーキテクチャを提案する。
新しいアーキテクチャでは、トークンベクトルをより効率的にグローバルなセマンティックスに圧縮し、複雑さの順序を減らし、重要なセマンティックパスが組み込まれている。
我々は、Dual-ViTが訓練の複雑さを低減したSOTAトランスフォーマーアーキテクチャよりも優れた精度を提供することを実証的に実証した。
論文 参考訳（メタデータ） (2022-07-11T16:03:44Z) - Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling
and Design [68.1682448368636]
本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。
異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。
出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
論文 参考訳（メタデータ） (2022-03-29T21:18:47Z) - DNN-Opt: An RL Inspired Optimization for Analog Circuit Sizing using
Deep Neural Networks [8.594866288023036]
本稿では、アナログ回路サイズ化のための強化学習インスパイアされたディープニューラルネットワーク(DNN)に基づくブラックボックス最適化フレームワークを提案する。
我々の知る限りでは、DNNベースの回路サイズを産業規模の回路に適用するのはこれが初めてである。
論文 参考訳（メタデータ） (2021-10-01T04:44:06Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。