論文の概要: KATO: Knowledge Alignment and Transfer for Transistor Sizing of Different Design and Technology

• arxiv url: http://arxiv.org/abs/2404.14433v1
• Date: Fri, 19 Apr 2024 11:05:13 GMT
• ステータス: 処理完了
• システム内更新日: 2024-04-24 18:27:13.912512
• Title: KATO: Knowledge Alignment and Transfer for Transistor Sizing of Different Design and Technology
• Title（参考訳）: 加藤:設計・技術の異なるトランジスタサイズのための知識アライメントとトランスファー
• Authors: Wei W. Xing, Weijian Fan, Zhuohua Liu, Yuan Yao, Yuanqi Hu,
• Abstract要約: 本稿では,(1)効率的な自動カーネル構築,(2)異なる回路とBOのための技術ノードをまたいだ第1のトランスファー学習,(3)有用な知識のみを活用するための選択的なトランスファー学習手法を提案する。 最先端のパフォーマンスを実現するための知識アライメントと転送最適化(KATO) - 最大2倍のシミュレーション削減と1.2倍の設計改善。
• 参考スコア（独自算出の注目度）: 7.0446261298995525
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Automatic transistor sizing in circuit design continues to be a formidable challenge. Despite that Bayesian optimization (BO) has achieved significant success, it is circuit-specific, limiting the accumulation and transfer of design knowledge for broader applications. This paper proposes (1) efficient automatic kernel construction, (2) the first transfer learning across different circuits and technology nodes for BO, and (3) a selective transfer learning scheme to ensure only useful knowledge is utilized. These three novel components are integrated into BO with Multi-objective Acquisition Ensemble (MACE) to form Knowledge Alignment and Transfer Optimization (KATO) to deliver state-of-the-art performance: up to 2x simulation reduction and 1.2x design improvement over the baselines.
• Abstract（参考訳）: 回路設計におけるトランジスタの自動サイズ化は、依然として大きな課題である。 ベイズ最適化(BO)は大きな成功を収めたにもかかわらず、回路固有であり、より広範なアプリケーションの設計知識の蓄積と伝達を制限している。 本稿では,(1)効率的な自動カーネル構築,(2)異なる回路とBOのための技術ノードをまたいだ第1のトランスファー学習,(3)有用な知識のみを活用するための選択的なトランスファー学習手法を提案する。 これら3つの新しいコンポーネントはBOとMACE(Multi-objective Acquisition Ensemble)に統合され、知識アライメントと転送最適化(Knowledge Alignment and Transfer Optimization、KATO)を形成し、最先端のパフォーマンスを提供する。

関連論文リスト

• Co-Designing Binarized Transformer and Hardware Accelerator for Efficient End-to-End Edge Deployment [3.391499691517567]
  トランスフォーマーモデルはAIタスクに革命をもたらしたが、その大きなサイズはリソース制約やレイテンシクリティカルなエッジデバイスへの実際のデプロイメントを妨げる。 本稿では, アルゴリズム, ハードウェア, 共同最適化の3つの側面から, トランスフォーマーのエンドツーエンド配置を効率的に行うための設計手法を提案する。 実験の結果,2.14-49.37倍のスループット向上と3.72-88.53倍のエネルギー効率を実現した。
  論文  参考訳（メタデータ） (2024-07-16T12:36:10Z)
• BDC-Occ: Binarized Deep Convolution Unit For Binarized Occupancy Network [55.21288428359509]
  既存の3D占有ネットワークは重要なハードウェアリソースを必要としており、エッジデバイスの配備を妨げている。 本稿では,バイナライズド・ディープ・コンボリューション(BDC)ユニットを提案し,バイナライズド・ディープ・コンボリューション・レイヤの数を増やしつつ性能を効果的に向上させる。 我々のBDC-Occモデルは既存の3D占有ネットワークをバイナライズするために提案したBDCユニットを適用して作成する。
  論文  参考訳（メタデータ） (2024-05-27T10:44:05Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• Single entanglement connection architecture between multi-layer bipartite Hardware Efficient Ansatz [18.876952671920133]
  本稿では,二部構成のハードウェア効率向上のための単一絡み合い接続アーキテクチャ (SECA) を提案する。 本結果から,SECAの計算性能は,一般の完全絡み合い接続アーキテクチャ(FECA)よりも優れていることが示された。
  論文  参考訳（メタデータ） (2023-07-23T13:36:30Z)
• Quantum chip design optimization and automation in superconducting coupler architecture [0.0]
  超伝導カプラアーキテクチャは、スケーラブルで高性能な量子プロセッサに大きな可能性を示す。 レイアウトの観点からハイパフォーマンスの「Qubit-Coupler-Qubit (QCQ)」を効率的にかつ自動的に設計する方法はいまだ不明である。 レイアウトの幾何学的設計にのみ依存する重要なゼロカップリング条件を得る。 本稿では,超上界に到達するための最適レイアウト設計手法を提案し,効率的かつ高性能なレイアウト設計を実現する。
  論文  参考訳（メタデータ） (2022-12-28T09:01:15Z)
• Applications of Deep Learning to the Design of Enhanced Wireless Communication Systems [0.0]
  ディープラーニング(DL)ベースのシステムは、抽出可能なモデルが存在しないような、ますます複雑なタスクを処理できる。 この論文は、物理層におけるDLの潜在能力を解き放つための様々なアプローチを比較することを目的としている。
  論文  参考訳（メタデータ） (2022-05-02T21:02:14Z)
• Efficient Few-Shot Object Detection via Knowledge Inheritance [62.36414544915032]
  Few-shot Object Detection (FSOD) は、未確認のタスクに少ないトレーニングサンプルで適応できるジェネリック検出器を学習することを目的としている。 計算量の増加を伴わない効率的なプレトレイン・トランスファー・フレームワーク(PTF)のベースラインを提案する。 また,予測された新しいウェイトと事前訓練されたベースウェイトとのベクトル長の不整合を軽減するために,適応長再スケーリング(ALR)戦略を提案する。
  論文  参考訳（メタデータ） (2022-03-23T06:24:31Z)
• TransKD: Transformer Knowledge Distillation for Efficient Semantic Segmentation [49.794142076551026]
  Transformer-based Knowledge Distillation (TransKD) フレームワークは,大規模教師トランスフォーマーの機能マップとパッチ埋め込みの両方を蒸留することにより,コンパクトな学生トランスフォーマーを学習する。 Cityscapes、ACDC、NYUv2、Pascal VOC2012データセットの実験は、TransKDが最先端の蒸留フレームワークより優れていることを示している。
  論文  参考訳（メタデータ） (2022-02-27T16:34:10Z)
• Machine Learning Framework for Quantum Sampling of Highly-Constrained, Continuous Optimization Problems [101.18253437732933]
  本研究では,連続空間の逆設計問題を,制約のないバイナリ最適化問題にマッピングする,汎用的な機械学習ベースのフレームワークを開発する。 本研究では, 熱発光トポロジを熱光応用に最適化し, (ii) 高効率ビームステアリングのための拡散メタグレーティングを行うことにより, 2つの逆設計問題に対するフレームワークの性能を示す。
  論文  参考訳（メタデータ） (2021-05-06T02:22:23Z)
• GCN-RL Circuit Designer: Transferable Transistor Sizing with Graph Neural Networks and Reinforcement Learning [19.91205976441355]
  本稿では、強化学習(RL)を活用して、異なる技術ノードとトポロジ間で知識を伝達するGCN-RLサーキットデザイナを提案する。 学習に基づく最適化は、4つの異なる回路上で最高のメリット(FoM)を達成する。
  論文  参考訳（メタデータ） (2020-04-30T17:58:07Z)
• Efficient Crowd Counting via Structured Knowledge Transfer [122.30417437707759]
  クラウドカウントはアプリケーション指向のタスクであり、その推論効率は現実世界のアプリケーションにとって不可欠である。 本稿では,学生ネットワークを軽量かつ高効率に構築する構造的知識伝達フレームワークを提案する。 我々のモデルはNvidia 1080 GPUで最低6.5$times$のスピードアップを取得し、最先端のパフォーマンスも達成しています。
  論文  参考訳（メタデータ） (2020-03-23T08:05:41Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。