論文の概要: F-CAD: A Framework to Explore Hardware Accelerators for Codec Avatar Decoding

• arxiv url: http://arxiv.org/abs/2103.04958v1
• Date: Mon, 8 Mar 2021 18:28:53 GMT
• ステータス: 処理完了
• システム内更新日: 2021-03-09 15:18:16.791800
• Title: F-CAD: A Framework to Explore Hardware Accelerators for Codec Avatar Decoding
• Title（参考訳）: F-CAD:コーデックアバターデコーディングのためのハードウェアアクセラレータを探索するフレームワーク
• Authors: Xiaofan Zhang, Dawei Wang, Pierce Chuang, Shugao Ma, Deming Chen, Yuecheng Li
• Abstract要約: アバターデコード用に最適化されたハードウェアアクセラレータを探索し、提供するF-CAD(Facebook Codec Accelerator Design)を提案します。 F-CADは、アバターデコーダのハードウェアアクセラレーションの設計フロー全体をサポートする最初の自動化ツールです。 F-CADによって生成された加速器は、毎秒122.1フレーム(FPS)と91.6%のハードウェア効率を実現することができる。
• 参考スコア（独自算出の注目度）: 16.30430299485638
• License: http://creativecommons.org/licenses/by-nc-nd/4.0/
• Abstract: Creating virtual avatars with realistic rendering is one of the most essential and challenging tasks to provide highly immersive virtual reality (VR) experiences. It requires not only sophisticated deep neural network (DNN) based codec avatar decoders to ensure high visual quality and precise motion expression, but also efficient hardware accelerators to guarantee smooth real-time rendering using lightweight edge devices, like untethered VR headsets. Existing hardware accelerators, however, fail to deliver sufficient performance and efficiency targeting such decoders which consist of multi-branch DNNs and require demanding compute and memory resources. To address these problems, we propose an automation framework, called F-CAD (Facebook Codec avatar Accelerator Design), to explore and deliver optimized hardware accelerators for codec avatar decoding. Novel technologies include 1) a new accelerator architecture to efficiently handle multi-branch DNNs; 2) a multi-branch dynamic design space to enable fine-grained architecture configurations; and 3) an efficient architecture search for picking the optimized hardware design based on both application-specific demands and hardware resource constraints. To the best of our knowledge, F-CAD is the first automation tool that supports the whole design flow of hardware acceleration of codec avatar decoders, allowing joint optimization on decoder designs in popular machine learning frameworks and corresponding customized accelerator design with cycle-accurate evaluation. Results show that the accelerators generated by F-CAD can deliver up to 122.1 frames per second (FPS) and 91.6% hardware efficiency when running the latest codec avatar decoder. Compared to the state-of-the-art designs, F-CAD achieves 4.0X and 2.8X higher throughput, 62.5% and 21.2% higher efficiency than DNNBuilder and HybridDNN by targeting the same hardware device.
• Abstract（参考訳）: 現実的なレンダリングで仮想アバターを作成することは、非常に没入型仮想現実(VR)体験を提供するために最も不可欠で挑戦的なタスクの1つです。 高度なディープニューラルネットワーク(dnn)ベースのコーデックアバターデコーダは、高い視覚品質と正確なモーション表現を保証するだけでなく、vrヘッドセットのような軽量なエッジデバイスを使ったスムーズなリアルタイムレンダリングを保証する効率的なハードウェアアクセラレータを必要とする。 しかし、既存のハードウェアアクセラレーターは、マルチブランチDNNで構成され、計算やメモリリソースを必要とするようなデコーダをターゲットとした十分な性能と効率を提供することができない。 これらの問題に対処するため,我々はf-cad(facebook codec avatar accelerator design)と呼ばれる自動化フレームワークを提案し,コーデックアバターデコードに最適化されたハードウェアアクセラレータを探索し,提供する。 新しい技術には、1)マルチブランチDNNを効率的に処理する新しいアクセラレータアーキテクチャ、2)きめ細かいアーキテクチャ構成を可能にするマルチブランチダイナミックデザインスペース、3)アプリケーション固有の要求とハードウェアリソースの制約の両方に基づいて最適化されたハードウェア設計を選択するための効率的なアーキテクチャ検索が含まれます。 F-CADは、コーデックアバターデコーダのハードウェアアクセラレーションの設計フロー全体をサポートし、一般的な機械学習フレームワークのデコーダ設計を共同最適化し、サイクル精度の高いカスタマイズされたアクセラレータ設計に対応可能な最初の自動化ツールです。 その結果、F-CADによって生成されたアクセラレータは、最新のコーデックアバターデコーダを実行する際に、毎秒122.1フレーム(FPS)と91.6%のハードウェア効率を提供することができる。 最先端の設計と比較すると、F-CADはDNNBuilderやHybridDNNよりも4.0Xと2.8倍高いスループット、62.5%と21.2%高い効率を実現している。

関連論文リスト

• Using the Abstract Computer Architecture Description Language to Model AI Hardware Accelerators [77.89070422157178]
  AI統合製品の製造者は、製品のパフォーマンス要件に適合するアクセラレータを選択するという、重大な課題に直面します。 抽象コンピュータアーキテクチャ記述言語(ACADL)は、コンピュータアーキテクチャブロック図の簡潔な形式化である。 本稿では,AIハードウェアアクセラレーションのモデル化にACADLを用いること,DNNのマッピングにACADL記述を使用し,タイミングシミュレーションのセマンティクスを解説し,性能評価結果の収集を行う。
  論文  参考訳（メタデータ） (2024-01-30T19:27:16Z)
• Auto-CARD: Efficient and Robust Codec Avatar Driving for Real-time Mobile Telepresence [27.763047709846713]
  我々は,Codec Avatarのリアルタイムかつ堅牢な運転を可能にするAuto-CARDというフレームワークを提案する。 評価のために、リアルタイムのCodec Avatar駆動設定におけるAuto-CARDフレームワークの有効性を示す。
  論文  参考訳（メタデータ） (2023-04-24T05:45:12Z)
• Fast GraspNeXt: A Fast Self-Attention Neural Network Architecture for Multi-task Learning in Computer Vision Tasks for Robotic Grasping on the Edge [80.88063189896718]
  アーキテクチャと計算の複雑さが高いと、組み込みデバイスへのデプロイに適さない。 Fast GraspNeXtは、ロボットグルーピングのためのコンピュータビジョンタスクに埋め込まれたマルチタスク学習に適した、高速な自己認識型ニューラルネットワークアーキテクチャである。
  論文  参考訳（メタデータ） (2023-04-21T18:07:14Z)
• Data-Model-Circuit Tri-Design for Ultra-Light Video Intelligence on Edge Devices [90.30316433184414]
  本稿では,HDビデオストリーム上での高スループット,低コスト,高精度MOTのためのデータモデル・ハードウエア・トリデザイン・フレームワークを提案する。 現状のMOTベースラインと比較して、我々の三設計アプローチは12.5倍の遅延低減、20.9倍のフレームレート改善、5.83倍の低消費電力、9.78倍のエネルギー効率を実現でき、精度は低下しない。
  論文  参考訳（メタデータ） (2022-10-16T16:21:40Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• Algorithm and Hardware Co-design for Reconfigurable CNN Accelerator [3.1431240233552007]
  ディープニューラルネットワーク(DNN)のためのアルゴリズムハードウェアの共同設計の最近の進歩は、ニューラルネットワークやハードウェア設計を自動設計する可能性を示している。 しかし、高価なトレーニングコストと時間を要するハードウェア実装のため、これは依然として困難な最適化問題である。 本稿では,新しい3相共設計フレームワークを提案する。 ネットワークとハードウェアの構成は精度が2%向上し,レイテンシが2倍26倍,エネルギー効率が8.5倍向上した。
  論文  参考訳（メタデータ） (2021-11-24T20:37:50Z)
• Data-Driven Offline Optimization For Architecting Hardware Accelerators [89.68870139177785]
  PRIMEと呼ばれるハードウェアアクセラレータを設計するための,データ駆動型オフライン最適化手法を開発した。 PRIMEは、最先端のシミュレーション駆動方式の性能を約1.54倍と1.20倍に改善し、必要な総シミュレーション時間をそれぞれ93%と99%削減する。 さらにPRIMEは、ゼロショット設定で見えないアプリケーションのための効果的なアクセラレーターを設計し、シミュレーションベースの手法を1.26倍に向上させた。
  論文  参考訳（メタデータ） (2021-10-20T17:06:09Z)
• Edge AI without Compromise: Efficient, Versatile and Accurate Neurocomputing in Resistive Random-Access Memory [0.0]
  我々は,RRAM CIMを用いた最初のマルチモーダルエッジAIチップであるNeuRRAMを提案する。 計算ビット精度の異なる先行技術よりも, 5 倍のエネルギー効率を 5 倍から 8 倍に向上することを示す。 この作業は、高度に効率的で再構成可能なエッジAIハードウェアプラットフォームを構築するための道を開くものだ。
  論文  参考訳（メタデータ） (2021-08-17T21:08:51Z)
• Rethinking Co-design of Neural Architectures and Hardware Accelerators [31.342964958282092]
  我々は,ニューラルアーキテクチャとハードウェアアクセラレータの協調設計の重要性と戦略を体系的に研究する。 実験の結果, 統合探索法は, 従来のプラットフォーム認識型ニューラルアーキテクチャ検索を一貫して上回っていることがわかった。 提案手法は, エッジ加速器のエネルギー消費量を, 同じ精度で最大2倍に削減できる。
  論文  参考訳（メタデータ） (2021-02-17T07:55:58Z)
• DANCE: Differentiable Accelerator/Network Co-Exploration [8.540518473228078]
  この研究は、ハードウェアアクセラレーターとネットワークアーキテクチャ設計の共同探索に向けた異なるアプローチを示す。 ハードウェア評価ソフトウェアをニューラルネットワークでモデル化することにより、アクセラレーションアーキテクチャとハードウェアメトリクスの関係は微分可能となる。 提案手法は,既存手法と比較して,精度とハードウェアコストの指標を向上しつつ,比較的短い時間で共同探索を行う。
  論文  参考訳（メタデータ） (2020-09-14T07:43:27Z)
• PatDNN: Achieving Real-Time DNN Execution on Mobile Devices with Pattern-based Weight Pruning [57.20262984116752]
  粗粒構造の内部に新しい次元、きめ細かなプルーニングパターンを導入し、これまで知られていなかった設計空間の点を明らかにした。 きめ細かいプルーニングパターンによって高い精度が実現されているため、コンパイラを使ってハードウェア効率を向上し、保証することがユニークな洞察である。
  論文  参考訳（メタデータ） (2020-01-01T04:52:07Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。