論文の概要: A flexible and fast PyTorch toolkit for simulating training and inference on analog crossbar arrays

• arxiv url: http://arxiv.org/abs/2104.02184v1
• Date: Mon, 5 Apr 2021 22:59:35 GMT
• ステータス: 処理完了
• システム内更新日: 2021-04-07 22:46:29.308122
• Title: A flexible and fast PyTorch toolkit for simulating training and inference on analog crossbar arrays
• Title（参考訳）: アナログクロスバーアレイのトレーニングと推論をシミュレートするための柔軟で高速なPyTorchツールキット
• Authors: Malte J. Rasch, Diego Moreda, Tayfun Gokmen, Manuel Le Gallo, Fabio Carta, Cindy Goldberg, Kaoutar El Maghraoui, Abu Sebastian, Vijay Narayanan
• Abstract要約: 我々はIBM Analog Hardware Acceleration Kitを紹介した。これはPyTorch内から便利な方法でアナログクロスバーアレイをシミュレートするオープンソースツールキットの、新しくて最初のものである。 ツールキットは、クロスバーアレイで実行される計算をキャプチャする「アナログタイル」の概念を中心にしています。 我々の新しいツールキットは完全にGPUを加速しており、任意のANNの精度に対する材料特性と将来のアナログ技術の非理想性の影響を便利に推定することができる。
• 参考スコア（独自算出の注目度）: 0.4215938932388722
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: We introduce the IBM Analog Hardware Acceleration Kit, a new and first of a kind open source toolkit to simulate analog crossbar arrays in a convenient fashion from within PyTorch (freely available at https://github.com/IBM/aihwkit). The toolkit is under active development and is centered around the concept of an "analog tile" which captures the computations performed on a crossbar array. Analog tiles are building blocks that can be used to extend existing network modules with analog components and compose arbitrary artificial neural networks (ANNs) using the flexibility of the PyTorch framework. Analog tiles can be conveniently configured to emulate a plethora of different analog hardware characteristics and their non-idealities, such as device-to-device and cycle-to-cycle variations, resistive device response curves, and weight and output noise. Additionally, the toolkit makes it possible to design custom unit cell configurations and to use advanced analog optimization algorithms such as Tiki-Taka. Moreover, the backward and update behavior can be set to "ideal" to enable hardware-aware training features for chips that target inference acceleration only. To evaluate the inference accuracy of such chips over time, we provide statistical programming noise and drift models calibrated on phase-change memory hardware. Our new toolkit is fully GPU accelerated and can be used to conveniently estimate the impact of material properties and non-idealities of future analog technology on the accuracy for arbitrary ANNs.
• Abstract（参考訳）: 我々は、pytorch内(https://github.com/ibm/aihwkitで無料で利用できる)から、アナログクロスバー配列を便利な方法でシミュレートする、新しい、そして最初の種類のオープンソースツールキットであるibm analog hardware acceleration kitを紹介します。 このツールキットは開発中で、クロスバーアレイで実行される計算をキャプチャする"analog tile"の概念を中心に開発されている。 アナログタイルは、既存のネットワークモジュールをアナログコンポーネントで拡張し、pytorchフレームワークの柔軟性を使って任意のニューラルネットワーク(ann)を構成するために使用できるブロックである。 アナログタイルは、デバイス間およびサイクル間変動、抵抗デバイス応答曲線、重量および出力ノイズなど、様々なアナログハードウェア特性およびそれらの非理想性をエミュレートするように、便利に構成することができる。 さらに、ツールキットはカスタムのセル構成を設計でき、tiki-takaのような高度なアナログ最適化アルゴリズムを使うことができる。 さらに、後方および更新動作を"理想"に設定することで、推論アクセラレーションのみをターゲットにしたチップのハードウェア対応トレーニング機能を実現できる。 このようなチップの時間的推測精度を評価するため,位相変化メモリハードウェア上での統計的プログラミングノイズとドリフトモデルを提案する。 我々の新しいツールキットは完全にGPUを加速しており、任意のANNの精度に対する材料特性と将来のアナログ技術の非理想性の影響を便利に推定することができる。

関連論文リスト

• KALAM: toolKit for Automating high-Level synthesis of Analog computing systeMs [5.090653251547252]
  本稿では,MPベースのアナログ計算システムの基本パラダイムとして因子グラフを利用するKALAMを紹介する。 Pythonスクリプト言語を使用して、KALAM自動化フローは入力係数グラフを等価なSPICE互換回路ネットリストに変換する。 我々は、ベイズ推論、低密度パリティチェック(LDPC)復号化、ニューラルネットワーク(ANN)といったタスクに対するKALAMの汎用性を実証する。
  論文  参考訳（メタデータ） (2024-10-30T12:04:22Z)
• A Realistic Simulation Framework for Analog/Digital Neuromorphic Architectures [73.65190161312555]
  ARCANAは、混合信号ニューロモルフィック回路の特性を考慮に入れたスパイクニューラルネットワークシミュレータである。 その結果,ソフトウェアでトレーニングしたスパイクニューラルネットワークの挙動を,信頼性の高い推定結果として提示した。
  論文  参考訳（メタデータ） (2024-09-23T11:16:46Z)
• TCCT-Net: Two-Stream Network Architecture for Fast and Efficient Engagement Estimation via Behavioral Feature Signals [58.865901821451295]
  本稿では,新しい2ストリーム機能融合 "Tensor-Convolution and Convolution-Transformer Network" (TCCT-Net) アーキテクチャを提案する。 時間空間領域における意味のあるパターンをよりよく学習するために、ハイブリッド畳み込み変換器を統合する「CT」ストリームを設計する。 並行して、時間周波数領域からリッチなパターンを効率的に抽出するために、連続ウェーブレット変換(CWT)を用いて情報を2次元テンソル形式で表現する「TC」ストリームを導入する。
  論文  参考訳（メタデータ） (2024-04-15T06:01:48Z)
• Quantization of Deep Neural Networks to facilitate self-correction of weights on Phase Change Memory-based analog hardware [0.0]
  乗法重みの集合を近似するアルゴリズムを開発する。 これらの重みは、性能の損失を最小限に抑えながら、元のネットワークの重みを表現することを目的としている。 その結果、オンチップパルス発生器と組み合わせると、私たちの自己補正ニューラルネットワークはアナログ認識アルゴリズムで訓練されたものと同等に機能することがわかった。
  論文  参考訳（メタデータ） (2023-09-30T10:47:25Z)
• AnalogNAS: A Neural Network Design Framework for Accurate Inference with Analog In-Memory Computing [7.596833322764203]
  エッジでの推論は低レイテンシ、コンパクト、電力効率のモデルを必要とする。 アナログ/混合信号インメモリコンピューティングハードウェアアクセラレータは、フォン・ノイマンアーキテクチャのメモリ壁を簡単に超越することができる。 本稿では,アナログインメモリコンピューティング(IMC)推論アクセラレータをターゲットとした,DNN(Deep Neural Network)自動設計のためのフレームワークであるAnalogNASを提案する。
  論文  参考訳（メタデータ） (2023-05-17T07:39:14Z)
• MAPLE-X: Latency Prediction with Explicit Microprocessor Prior Knowledge [87.41163540910854]
  ディープニューラルネットワーク(DNN)レイテンシのキャラクタリゼーションは、時間を要するプロセスである。 ハードウェアデバイスの事前知識とDNNアーキテクチャのレイテンシを具体化し,MAPLEを拡張したMAPLE-Xを提案する。
  論文  参考訳（メタデータ） (2022-05-25T11:08:20Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• hxtorch: PyTorch for BrainScaleS-2 -- Perceptrons on Analog Neuromorphic Hardware [0.0]
  本稿では,BrainScaleS-2アナログニューロモルフィックハードウェアシステムを推論アクセラレータとして使用するためのソフトウェアを提案する。 ベクトル行列乗算と畳み込みとそれに対応するソフトウェアベースのオートグレード機能に対するアクセラレータサポートを提供する。 導入したフレームワークの応用として,スマートフォンセンサデータを用いた日常生活活動の分類モデルを提案する。
  論文  参考訳（メタデータ） (2020-06-23T16:33:49Z)
• Training End-to-End Analog Neural Networks with Equilibrium Propagation [64.0476282000118]
  本稿では,勾配降下による終端から終端までのアナログニューラルネットワークの学習法を提案する。 数学的には、アナログニューラルネットワークのクラス(非線形抵抗性ネットワークと呼ばれる)がエネルギーベースモデルであることが示される。 我々の研究は、オンチップ学習をサポートする、超高速でコンパクトで低消費電力のニューラルネットワークの新世代の開発を導くことができる。
  論文  参考訳（メタデータ） (2020-06-02T23:38:35Z)
• One-step regression and classification with crosspoint resistive memory arrays [62.997667081978825]
  高速で低エネルギーのコンピュータは、エッジでリアルタイム人工知能を実現するために要求されている。 ワンステップ学習は、ボストンの住宅のコスト予測と、MNIST桁認識のための2層ニューラルネットワークのトレーニングによって支援される。 結果は、クロスポイントアレイ内の物理計算、並列計算、アナログ計算のおかげで、1つの計算ステップで得られる。
  論文  参考訳（メタデータ） (2020-05-05T08:00:07Z)
• DNN+NeuroSim V2.0: An End-to-End Benchmarking Framework for Compute-in-Memory Accelerators for On-chip Training [4.555081317066413]
  NeuroSimは、ディープニューラルネットワークのための計算メモリ(CIM)アクセラレータをベンチマークするための統合フレームワークである。 pythonラッパーはNeuroSimと一般的な機械学習プラットフォームであるPytorchとをインターフェースするために開発されている。
  論文  参考訳（メタデータ） (2020-03-13T20:20:42Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。