論文の概要: OpenABC-D: A Large-Scale Dataset For Machine Learning Guided Integrated
Circuit Synthesis
- arxiv url: http://arxiv.org/abs/2110.11292v1
- Date: Thu, 21 Oct 2021 17:19:19 GMT
- ステータス: 処理完了
- システム内更新日: 2021-10-22 19:45:17.519703
- Title: OpenABC-D: A Large-Scale Dataset For Machine Learning Guided Integrated
Circuit Synthesis
- Title(参考訳): OpenABC-D: 機械学習誘導集積回路合成のための大規模データセット
- Authors: Animesh Basak Chowdhury and Benjamin Tan and Ramesh Karri and
Siddharth Garg
- Abstract要約: OpenABC-Dは、オープンソースの論理合成ツールを備えたプロトタイプなオープンソース設計によって作成された、大規模でラベル付きデータセットである。
このデータセット上で一般的な学習問題を定義し、既存のソリューションをベンチマークする。
- 参考スコア(独自算出の注目度): 10.338357262730863
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Logic synthesis is a challenging and widely-researched combinatorial
optimization problem during integrated circuit (IC) design. It transforms a
high-level description of hardware in a programming language like Verilog into
an optimized digital circuit netlist, a network of interconnected Boolean logic
gates, that implements the function. Spurred by the success of ML in solving
combinatorial and graph problems in other domains, there is growing interest in
the design of ML-guided logic synthesis tools. Yet, there are no standard
datasets or prototypical learning tasks defined for this problem domain. Here,
we describe OpenABC-D,a large-scale, labeled dataset produced by synthesizing
open source designs with a leading open-source logic synthesis tool and
illustrate its use in developing, evaluating and benchmarking ML-guided logic
synthesis. OpenABC-D has intermediate and final outputs in the form of 870,000
And-Inverter-Graphs (AIGs) produced from 1500 synthesis runs plus labels such
as the optimized node counts, and de-lay. We define a generic learning problem
on this dataset and benchmark existing solutions for it. The codes related to
dataset creation and benchmark models are available
athttps://github.com/NYU-MLDA/OpenABC.git. The dataset generated is available
athttps://archive.nyu.edu/handle/2451/63311
- Abstract(参考訳): 論理合成は集積回路(IC)設計において困難かつ広く研究されている組合せ最適化問題である。
Verilogのようなプログラミング言語におけるハードウェアの高レベルな記述を、相互接続されたブール論理ゲートのネットワークである最適化されたデジタル回路網リストに変換する。
MLが他の領域における組合せやグラフの問題を解くことに成功し、ML誘導論理合成ツールの設計への関心が高まっている。
しかし、この問題領域で定義された標準データセットやプロトタイプ学習タスクは存在しない。
本稿では,オープンソース設計を主要なオープンソース論理合成ツールで合成した大規模ラベル付きデータセットであるopenabc-dについて述べるとともに,ml誘導論理合成の開発と評価,ベンチマークにおけるその利用について述べる。
OpenABC-Dは870,000 And-Inverter-Graphs (AIGs) という形式で中間出力と最終出力を持ち、1500の合成ランと最適化ノード数やデレイなどのラベルを出力する。
このデータセット上で汎用学習問題を定義し,既存のソリューションをベンチマークする。
データセット作成とベンチマークモデルに関連するコードはhttps://github.com/NYU-MLDA/OpenABC.gitで公開されている。
生成されたデータセットは、https://archive.nyu.edu/handle/2451/63311で利用可能である。
関連論文リスト
- UnitCoder: Scalable Iterative Code Synthesis with Unit Test Guidance [65.01483640267885]
大きな言語モデル(LLM)は、様々なタスクにおいて顕著な能力を示してきたが、コード生成は依然として大きな課題である。
私たちは、モデル生成ユニットテストを活用してコード生成プロセスのガイドと検証を行う、システマティックパイプラインであるUnitCoderを紹介します。
我々の研究は、モデル生成単体テストを利用して、事前学習コーパスから高品質なコードデータの合成を誘導するスケーラブルなアプローチを提案する。
論文 参考訳(メタデータ) (2025-02-17T05:37:02Z) - OpenLS-DGF: An Adaptive Open-Source Dataset Generation Framework for Machine Learning Tasks in Logic Synthesis [11.073500440401894]
OpenLS-DGFは適応論理合成データセット生成フレームワークである。
論理合成の3つの基本的なステップをカプセル化することにより、さまざまな機械学習タスクをサポートする。
生成されたOpenLS-D-v1データセットは、確立されたベンチマークから46の組合せ設計で構成されている。
論文 参考訳(メタデータ) (2024-11-14T13:18:06Z) - VerilogCoder: Autonomous Verilog Coding Agents with Graph-based Planning and Abstract Syntax Tree (AST)-based Waveform Tracing Tool [4.027984601764008]
We propose VerilogCoder, a system of multiple Artificial Intelligence (AI) agent for Verilog code generation。
提案手法は、構文的に94.2%、機能的に正当なVerilogコードを生成する。
論文 参考訳(メタデータ) (2024-08-15T20:06:06Z) - SynthesizRR: Generating Diverse Datasets with Retrieval Augmentation [55.2480439325792]
トピック分類,感情分析,トーン検出,ユーモアの6つのデータセットの合成について検討した。
その結果,SynthesizRRは語彙や意味の多様性,人文との類似性,蒸留性能を大幅に向上させることがわかった。
論文 参考訳(メタデータ) (2024-05-16T12:22:41Z) - Improving Complex Reasoning over Knowledge Graph with Logic-Aware Curriculum Tuning [89.89857766491475]
大規模言語モデル(LLM)に基づくKG上の複雑な推論スキーマを提案する。
任意の一階論理クエリを二分木分解により拡張し、LLMの推論能力を刺激する。
広く使われているデータセットに対する実験では、LACTは高度な手法よりも大幅に改善されている(平均+5.5% MRRスコア)。
論文 参考訳(メタデータ) (2024-05-02T18:12:08Z) - Towards the Imagenets of ML4EDA [24.696892205786742]
We describe our experience curating two-scale, high-quality datasets for Verilog code generation and logic synthesis。
最初のVeriGenは、GitHubとVerilogの教科書から収集されたVerilogコードのデータセットである。
2番目のOpenABC-DはMLの論理合成を支援するために設計された大規模ラベル付きデータセットである。
論文 参考訳(メタデータ) (2023-10-16T16:35:03Z) - INVICTUS: Optimizing Boolean Logic Circuit Synthesis via Synergistic
Learning and Search [18.558280701880136]
最先端論理合成アルゴリズムは、多数の論理最小化を持つ。
INVICTUSは、以前に見られた設計のトレーニングデータセットに基づいて、論理最小化のシーケンスを生成する。
論文 参考訳(メタデータ) (2023-05-22T15:50:42Z) - AISYN: AI-driven Reinforcement Learning-Based Logic Synthesis Framework [0.8356765961526955]
我々は人工知能(AI)と強化学習(RL)アルゴリズムがこの問題の解決に役立つと考えている。
オープンソースのベンチマーク回路と産業用ベンチマーク回路を併用した実験により,論理合成最適化関数をAI駆動にすることで,面積,遅延,電力といった重要な指標を大幅に改善できることが判明した。
論文 参考訳(メタデータ) (2023-02-08T00:55:24Z) - Improved Code Summarization via a Graph Neural Network [96.03715569092523]
一般に、ソースコード要約技術はソースコードを入力として使用し、自然言語記述を出力する。
これらの要約を生成するために、ASTのデフォルト構造によくマッチするグラフベースのニューラルアーキテクチャを使用するアプローチを提案する。
論文 参考訳(メタデータ) (2020-04-06T17:36:42Z) - Evaluating Logical Generalization in Graph Neural Networks [59.70452462833374]
グラフニューラルネットワーク(GNN)を用いた論理一般化の課題について検討する。
ベンチマークスイートであるGraphLogでは、学習アルゴリズムが異なる合成論理でルール誘導を実行する必要がある。
モデルが一般化し適応する能力は、トレーニング中に遭遇する論理規則の多様性によって強く決定される。
論文 参考訳(メタデータ) (2020-03-14T05:45:55Z) - Multi-layer Optimizations for End-to-End Data Analytics [71.05611866288196]
代替アプローチを実現するフレームワークであるIFAQ(Iterative Functional Aggregate Queries)を紹介する。
IFAQは、特徴抽出クエリと学習タスクを、IFAQのドメイン固有言語で与えられた1つのプログラムとして扱う。
IFAQ の Scala 実装が mlpack,Scikit,特殊化を数桁で上回り,線形回帰木モデルや回帰木モデルを複数の関係データセット上で処理可能であることを示す。
論文 参考訳(メタデータ) (2020-01-10T16:14:44Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。