論文の概要: Chimera: A Hybrid Machine Learning Driven Multi-Objective Design Space
Exploration Tool for FPGA High-Level Synthesis
- arxiv url: http://arxiv.org/abs/2207.07917v1
- Date: Sun, 3 Jul 2022 21:13:55 GMT
- ステータス: 処理完了
- システム内更新日: 2022-07-24 11:43:48.616892
- Title: Chimera: A Hybrid Machine Learning Driven Multi-Objective Design Space
Exploration Tool for FPGA High-Level Synthesis
- Title(参考訳): Chimera:FPGA高レベル合成のためのハイブリッド機械学習駆動多目的設計空間探索ツール
- Authors: Mang Yu, Sitao Huang and Deming Chen
- Abstract要約: 高レベル合成(HLS)ツールはFPGAのハードウェア設計を単純化するために開発された。
高いパフォーマンスを達成するためにこれらの最適化を適用するのには時間がかかり、通常は専門家の知識が必要です。
本稿では,HLS最適化ディレクティブを応用した自動設計空間探索ツールChimeraを提案する。
- 参考スコア(独自算出の注目度): 11.128278223431805
- License: http://creativecommons.org/licenses/by-nc-sa/4.0/
- Abstract: In recent years, hardware accelerators based on field-programmable gate
arrays (FPGAs) have been widely adopted, thanks to FPGAs' extraordinary
flexibility. However, with the high flexibility comes the difficulty in design
and optimization. Conventionally, these accelerators are designed with
low-level hardware descriptive languages, which means creating large designs
with complex behavior is extremely difficult. Therefore, high-level synthesis
(HLS) tools were created to simplify hardware designs for FPGAs. They enable
the user to create hardware designs using high-level languages and provide
various optimization directives to help to improve the performance of the
synthesized hardware. However, applying these optimizations to achieve high
performance is time-consuming and usually requires expert knowledge. To address
this difficulty, we present an automated design space exploration tool for
applying HLS optimization directives, called Chimera, which significantly
reduces the human effort and expertise needed for creating high-performance HLS
designs. It utilizes a novel multi-objective exploration method that seamlessly
integrates active learning, evolutionary algorithm, and Thompson sampling,
making it capable of finding a set of optimized designs on a Pareto curve with
only a small number of design points evaluated during the exploration. In the
experiments, in less than 24 hours, this hybrid method explored design points
that have the same or superior performance compared to highly optimized
hand-tuned designs created by expert HLS users from the Rosetta benchmark
suite. In addition to discovering the extreme points, it also explores a Pareto
frontier, where the elbow point can potentially save up to 26\% of Flip-Flop
resource with negligibly higher latency.
- Abstract(参考訳): 近年,FPGAの柔軟性により,フィールドプログラマブルゲートアレイ(FPGA)に基づくハードウェアアクセラレータが広く採用されている。
しかし、柔軟性が高いと設計と最適化が困難になる。
従来、これらのアクセラレータは低レベルのハードウェア記述言語で設計されており、複雑な振る舞いを持つ大きな設計を作成することは極めて難しい。
そのため、FPGAのハードウェア設計を簡略化するために、HLSツールが開発された。
ユーザーは高レベル言語を使ってハードウェア設計を作成でき、様々な最適化ディレクティブを提供することで、合成されたハードウェアの性能を向上させることができる。
しかし、高いパフォーマンスを達成するためにこれらの最適化を適用するのには時間がかかる。
そこで本研究では,HLS最適化ディレクティブを応用した自動設計空間探索ツールChimeraについて述べる。
アクティブラーニング、進化アルゴリズム、トンプソンサンプリングをシームレスに統合した、新しい多目的探索手法を採用しており、探索中に少数の設計点しか評価されていないパレート曲線上で最適化された設計の集合を見つけることができる。
実験では、24時間以内にこのハイブリッド手法は、ロゼッタベンチマークスイートのエキスパートhlsユーザが作成した高度に最適化されたハンドチューニング設計と同等または優れたパフォーマンスを持つ設計ポイントを探索した。
極端な点の発見に加えて、エルボーポイントがFlip-Flopリソースの最大26倍の時間を、無視できないほど高いレイテンシで節約できる、Paretoフロンティアも探索している。
関連論文リスト
- Sets are all you need: Ultrafast jet classification on FPGAs for HL-LHC [34.476753782759715]
本研究では,フィールドプログラム可能なゲートアレイ上で高精度なジェットフレーバー分類を行うための機械学習に基づくアルゴリズムについて検討する。
深層集合や相互作用ネットワークのような複雑なアーキテクチャのO(100) ns推論は、計算資源のコストが低い場合に実現可能であることを示す。
論文 参考訳(メタデータ) (2024-02-02T20:02:12Z) - Using the Abstract Computer Architecture Description Language to Model
AI Hardware Accelerators [77.89070422157178]
AI統合製品の製造者は、製品のパフォーマンス要件に適合するアクセラレータを選択するという、重大な課題に直面します。
抽象コンピュータアーキテクチャ記述言語(ACADL)は、コンピュータアーキテクチャブロック図の簡潔な形式化である。
本稿では,AIハードウェアアクセラレーションのモデル化にACADLを用いること,DNNのマッピングにACADL記述を使用し,タイミングシミュレーションのセマンティクスを解説し,性能評価結果の収集を行う。
論文 参考訳(メタデータ) (2024-01-30T19:27:16Z) - Compositional Generative Inverse Design [69.22782875567547]
入力変数を設計して目的関数を最適化する逆設計は重要な問題である。
拡散モデルにより得られた学習エネルギー関数を最適化することにより、そのような逆例を避けることができることを示す。
N-body 相互作用タスクと2次元多面体設計タスクにおいて,実験時に学習した拡散モデルを構成することにより,初期状態と境界形状を設計できることを示す。
論文 参考訳(メタデータ) (2024-01-24T01:33:39Z) - LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy
Physics [45.666822327616046]
本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。
LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
論文 参考訳(メタデータ) (2022-09-28T12:55:35Z) - Optimization of FPGA-based CNN Accelerators Using Metaheuristics [1.854931308524932]
畳み込みニューラルネットワーク(CNN)は、多くの分野における問題解決能力を実証している。
FPGAはCNN推論を加速する関心が高まっている。
FPGAベースのCNNアクセラレータの現在のトレンドは、複数の畳み込み層プロセッサ(CLP)を実装することである。
論文 参考訳(メタデータ) (2022-09-22T18:57:49Z) - Open-source FPGA-ML codesign for the MLPerf Tiny Benchmark [11.575901540758574]
我々は,フィールドプログラマブルゲートアレイ(FPGA)プラットフォーム上でのTiny Inference Benchmarkの開発経験を示す。
我々は、FPGA上で最適化されたニューラルネットワークのAIハードウェアコーデックを民主化することを目的として、オープンソースのhls4mlとFINN perJを使用している。
ソリューションはシステムオンチップ(Pynq-Z2)と純粋なFPGA(Arty A7-100T)プラットフォームにデプロイされる。
論文 参考訳(メタデータ) (2022-06-23T15:57:17Z) - FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。
この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。
分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
論文 参考訳(メタデータ) (2022-01-18T13:59:22Z) - VAQF: Fully Automatic Software-hardware Co-design Framework for Low-bit
Vision Transformer [121.85581713299918]
量子化ビジョントランス(ViT)のためのFPGAプラットフォーム上で推論アクセラレータを構築するフレームワークVAQFを提案する。
モデル構造と所望のフレームレートから、VAQFはアクティベーションに必要な量子化精度を自動的に出力する。
FPGA上でのViTアクセラレーションに量子化が組み込まれたのはこれが初めてである。
論文 参考訳(メタデータ) (2022-01-17T20:27:52Z) - A Graph Deep Learning Framework for High-Level Synthesis Design Space
Exploration [11.154086943903696]
High-Level Synthesisは、アプリケーション固有の高速プロトタイピングのためのソリューションである。
本稿では,加速性能とハードウェアコストを共同で予測するグラフニューラルネットワークHLSを提案する。
提案手法は,一般的なシミュレータと同等の精度で予測できることを示す。
論文 参考訳(メタデータ) (2021-11-29T18:17:45Z) - HALF: Holistic Auto Machine Learning for FPGAs [1.9146960682777232]
ディープニューラルネットワーク(DNN)は、画像や自然言語処理などの組み込みシステムに関連する領域において、複雑な問題を解決することができる。
特定のFPGAプラットフォームにDNNを効率よく実装するためには、例えばエネルギー効率など、膨大な設計パラメータを考慮する必要がある。
FPGA上でのDNN実装の質は, 自動的, 全体的設計手法により大幅に向上する。
論文 参考訳(メタデータ) (2021-06-28T14:45:47Z) - PolyScientist: Automatic Loop Transformations Combined with Microkernels
for Optimization of Deep Learning Primitives [55.79741270235602]
深層学習カーネル開発のためのハイブリッドソリューションを開発する。
我々は、高度な多面体技術を用いて、パフォーマンスのために外部ループを自動的に調整する。
論文 参考訳(メタデータ) (2020-02-06T08:02:34Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。