論文の概要: Benchmarking quantum logic operations relative to thresholds for fault
tolerance
- arxiv url: http://arxiv.org/abs/2207.08786v4
- Date: Fri, 1 Dec 2023 22:51:00 GMT
- ステータス: 処理完了
- システム内更新日: 2023-12-06 02:13:30.001697
- Title: Benchmarking quantum logic operations relative to thresholds for fault
tolerance
- Title(参考訳): 耐故障性しきい値に対する量子論理演算のベンチマーク
- Authors: Akel Hashim, Stefan Seritan, Timothy Proctor, Kenneth Rudinger, Noah
Goss, Ravi K. Naik, John Mark Kreikebaum, David I. Santiago, Irfan Siddiqi
- Abstract要約: 我々はゲートセットトモグラフィーを用いて、2量子ビット論理ゲートのセットの精度評価を行い、超伝導量子プロセッサ上でRCを研究する。
平均および最悪のエラー率はランダムにコンパイルされたゲートに対して等しいことを示し、ゲートセットの最大最悪のエラーは0.0197(3)である。
- 参考スコア(独自算出の注目度): 0.02171671840172762
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Contemporary methods for benchmarking noisy quantum processors typically
measure average error rates or process infidelities. However, thresholds for
fault-tolerant quantum error correction are given in terms of worst-case error
rates -- defined via the diamond norm -- which can differ from average error
rates by orders of magnitude. One method for resolving this discrepancy is to
randomize the physical implementation of quantum gates, using techniques like
randomized compiling (RC). In this work, we use gate set tomography to perform
precision characterization of a set of two-qubit logic gates to study RC on a
superconducting quantum processor. We find that, under RC, gate errors are
accurately described by a stochastic Pauli noise model without coherent errors,
and that spatially-correlated coherent errors and non-Markovian errors are
strongly suppressed. We further show that the average and worst-case error
rates are equal for randomly compiled gates, and measure a maximum worst-case
error of 0.0197(3) for our gate set. Our results show that randomized
benchmarks are a viable route to both verifying that a quantum processor's
error rates are below a fault-tolerance threshold, and to bounding the failure
rates of near-term algorithms, if -- and only if -- gates are implemented via
randomization methods which tailor noise.
- Abstract(参考訳): ノイズ量子プロセッサをベンチマークする現代の方法は、平均誤差率やプロセス不適合度を測定するのが一般的である。
しかし、フォールトトレラントな量子エラー補正のしきい値は、ダイヤモンド標準によって定義された最悪のケースエラー率という観点で与えられる。
この矛盾を解決する一つの方法は、ランダム化コンパイル(RC)のような手法を用いて量子ゲートの物理実装をランダム化することである。
本研究では、ゲートセットトモグラフィーを用いて、2ビット論理ゲートのセットの精度評価を行い、超伝導量子プロセッサ上でRCを研究する。
RC下では、ゲート誤差はコヒーレント誤差のない確率的パウリ雑音モデルによって正確に記述され、空間的に相関するコヒーレント誤差と非マルコフ誤差は強く抑制される。
さらに, ランダムにコンパイルされたゲートに対して, 平均および最悪のエラーレートが等しく, 最大最悪ケース誤差が0.0197(3)であることを示す。
その結果、ランダム化ベンチマークは、量子プロセッサのエラーレートがフォールトトレランス閾値以下であることを検証し、ノイズを調整できるランダム化手法によってゲートが実装されている場合に限り、短期的アルゴリズムの故障率を制限するための有効な方法であることが示されている。
関連論文リスト
- Fault-tolerant quantum computation using large spin cat-codes [0.8640652806228457]
本研究では、スピンキャット符号を用いて、大きなスピンキュウトに符号化された量子ビットに基づいて、フォールトトレラントな量子誤り訂正プロトコルを構築する。
我々は、量子制御とライダーベルク封鎖を用いて、ランク保存されたCNOTゲートを含む普遍ゲートセットを生成する方法を示す。
これらの知見は、量子情報処理において、耐障害性、高いしきい値、リソースオーバーヘッドを低減できる可能性を持つ、大きなスピンで量子ビットを符号化する方法を舗装している。
論文 参考訳(メタデータ) (2024-01-08T22:56:05Z) - Hamiltonian Phase Error in Resonantly Driven CNOT Gate Above the
Fault-Tolerant Threshold [0.0]
電子スピン量子ビットは スケーラブルな量子プロセッサのための 有望なプラットフォームです
本格的な量子コンピュータは、高忠実度量子ゲートを必要とする量子エラー補正を必要とする。
交換型シリコン量子プロセッサにおいて,高忠実度制御回転ゲートの簡易かつ信頼性の高い校正手順を示す。
論文 参考訳(メタデータ) (2023-07-18T07:44:00Z) - Fault Tolerant Non-Clifford State Preparation for Arbitrary Rotations [3.47670594338385]
ゲートテレポーテーションのための資源状態を効率的に作成するためのポストセレクションに基づくアルゴリズムを提案する。
提案アルゴリズムは,符号距離による論理誤差の指数的抑制を実証し,耐故障性を実現する。
提案手法は,誤り訂正型およびノイズの多い中間規模量子コンピュータにおいて,量子アルゴリズムのリソース要求を削減するための有望な経路を示す。
論文 参考訳(メタデータ) (2023-03-30T13:46:52Z) - Witnessing entanglement in trapped-ion quantum error correction under
realistic noise [41.94295877935867]
量子誤り補正(Quantum Error Correction, QEC)は、論理情報を複数の物理量子ビットに符号化することで冗長性を利用する。
トラップイオンプラットフォームで使用される2量子光シフトゲートの平均ゲート不忠実度を推定するために,詳細な顕微鏡誤差モデルを提案する。
次に、この現実的な誤差モデルを適用し、QECビルディングブロックとして機能する回路によって生成されるマルチパーティントの絡み合いを定量化する。
論文 参考訳(メタデータ) (2022-12-14T20:00:36Z) - Measuring NISQ Gate-Based Qubit Stability Using a 1+1 Field Theory and
Cycle Benchmarking [50.8020641352841]
量子ハードウェアプラットフォーム上でのコヒーレントエラーを, サンプルユーザアプリケーションとして, 横フィールドIsing Model Hamiltonianを用いて検討した。
プロセッサ上の物理位置の異なる量子ビット群に対する、日中および日中キュービット校正ドリフトと量子回路配置の影響を同定する。
また,これらの測定値が,これらの種類の誤差をよりよく理解し,量子計算の正確性を評価するための取り組みを改善する方法についても論じる。
論文 参考訳(メタデータ) (2022-01-08T23:12:55Z) - Software mitigation of coherent two-qubit gate errors [55.878249096379804]
2量子ゲートは量子コンピューティングの重要な構成要素である。
しかし、量子ビット間の不要な相互作用(いわゆる寄生ゲート)は、量子アプリケーションの性能を低下させる。
寄生性2ビットゲート誤差を軽減するための2つのソフトウェア手法を提案する。
論文 参考訳(メタデータ) (2021-11-08T17:37:27Z) - Fundamental limits of quantum error mitigation [0.0]
本稿では, サンプリングオーバーヘッドの関数として, 誤差軽減アルゴリズムが計算誤差を低減する方法を示す。
この結果から、与えられた量子誤り軽減戦略が最適であり、改善の余地があるかどうかを識別する手段が提供される。
論文 参考訳(メタデータ) (2021-09-09T17:56:14Z) - Fault-tolerant parity readout on a shuttling-based trapped-ion quantum
computer [64.47265213752996]
耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。
フラグ条件パリティ測定の単発忠実度は93.2(2)%である。
このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
論文 参考訳(メタデータ) (2021-07-13T20:08:04Z) - Engineering fast bias-preserving gates on stabilized cat qubits [64.20602234702581]
バイアス保存ゲートは、フォールトトレラント量子コンピューティングのリソースオーバーヘッドを大幅に削減することができる。
本研究では,非断熱誤差を克服するために,デリバティブに基づく漏洩抑制手法を適用した。
論文 参考訳(メタデータ) (2021-05-28T15:20:21Z) - Crosstalk Suppression for Fault-tolerant Quantum Error Correction with
Trapped Ions [62.997667081978825]
本稿では、電波トラップで閉じ込められた1本のイオン列をベースとした量子計算アーキテクチャにおけるクロストーク誤差の研究を行い、個別に調整されたレーザービームで操作する。
この種の誤差は、理想的には、異なるアクティブな量子ビットのセットで処理される単一量子ゲートと2量子ビットの量子ゲートが適用されている間は、未修正のままであるオブザーバー量子ビットに影響を及ぼす。
我々は,第1原理からクロストーク誤りを微視的にモデル化し,コヒーレント対非コヒーレントなエラーモデリングの重要性を示す詳細な研究を行い,ゲートレベルでクロストークを積極的に抑制するための戦略について議論する。
論文 参考訳(メタデータ) (2020-12-21T14:20:40Z) - Efficient and robust certification of genuine multipartite entanglement
in noisy quantum error correction circuits [58.720142291102135]
実効多部絡み(GME)認証のための条件付き目撃手法を導入する。
線形な二分割数における絡み合いの検出は, 多数の測定値によって線形にスケールし, GMEの認証に十分であることを示す。
本手法は, 距離3の位相的カラーコードとフラグベースの耐故障バージョンにおける安定化作用素の雑音可読化に適用する。
論文 参考訳(メタデータ) (2020-10-06T18:00:07Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。