Fugu-MT 論文翻訳(概要): Low-depth Circuit Implementation of Parity Constraints for Quantum Optimization

論文の概要: Low-depth Circuit Implementation of Parity Constraints for Quantum Optimization

arxiv url: http://arxiv.org/abs/2211.11287v1
Date: Mon, 21 Nov 2022 09:29:07 GMT
ステータス: 処理完了
システム内更新日: 2023-01-17 23:34:33.061910
Title: Low-depth Circuit Implementation of Parity Constraints for Quantum Optimization
Title（参考訳）: 量子最適化のためのパリティ制約の低深さ回路実装
Authors: Josua Unger, Anette Messinger, Benjamin E. Niehoff, Michael Fellner, Wolfgang Lechner
Abstract要約: ゲート数と深さが低い回路の構成について述べる。回路は任意の量子デバイス上で実装でき、隣り合う接続は正方形格子上で行うことができる。システムサイズに依存しない回路深さの上限を求める。
参考スコア（独自算出の注目度）: 0.0
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: We present a construction for circuits with low gate count and depth, implementing three- and four-body Pauli-Z product operators as they appear in the form of plaquette-shaped constraints in QAOA when using the parity mapping. The circuits can be implemented on any quantum device with nearest-neighbor connectivity on a square-lattice, using only one gate type and one orientation of two-qubit gates at a time. We find an upper bound for the circuit depth which is independent of the system size. The procedure is readily adjustable to hardware-specific restrictions, such as a minimum required spatial distance between simultaneously executed gates, or gates only being simultaneously executable within a subset of all the qubits, for example a single line.
Abstract（参考訳）: パリティ写像を用いたQAOAにおいて,3体および4体のパウリ-Z積演算子をプラケット形状の制約の形で実装し,ゲート数と深さの低い回路の構成を提案する。回路は、正方格子上に最も近接した接続を持つ任意の量子デバイスに実装でき、一度に1つのゲートタイプと2つのキュービットゲートの1つの方向だけを使用する。システムサイズに依存しない回路深さの上限を求める。この手順は、同時に実行されるゲート間の必要最小限の空間距離や、全てのキュービットのサブセット(例えば1行)内でのみ同時に実行可能であるゲートなど、ハードウェア固有の制約に対して容易に調整可能である。

関連論文リスト

On the Constant Depth Implementation of Pauli Exponentials [49.48516314472825]
任意の指数を$mathcalO(n)$ ancillae と 2体 XX と ZZ の相互作用を用いて一定深さの回路に分解する。クビットリサイクルの恩恵を受ける回路の書き直し規則を導入し,本手法の正しさを実証する。
論文参考訳（メタデータ） (2024-08-15T17:09:08Z)
Dancing the Quantum Waltz: Compiling Three-Qubit Gates on Four Level Architectures [0.0]
本稿では,超伝導系アーキテクチャへの3量子ゲートのコンパイルのために,最適制御により合成された数個の3量子ゲートの直接対パルス実装について述べる。 Toffoliゲートの実行に一時的に高レベル状態を使用し、量子回路の忠実性を改善するために常に高レベル状態を使用する戦略を実証する。
論文参考訳（メタデータ） (2023-03-24T15:28:06Z)
Direct pulse-level compilation of arbitrary quantum logic gates on superconducting qutrits [36.30869856057226]
任意のqubitおよびqutritゲートを高忠実度で実現でき、ゲート列の長さを大幅に削減できることを示す。最適制御ゲートは少なくとも3時間ドリフトでき、同じ校正パラメータを全ての実装ゲートに利用できることを示す。
論文参考訳（メタデータ） (2023-03-07T22:15:43Z)
Extensive characterization of a family of efficient three-qubit gates at the coherence limit [0.4471952592011114]
2キュービット演算を同時に適用して3キュービットゲートを実装した。我々は、新しいゲートを一度だけ適用することで、GHZ状態とW状態という2つの絡み合った状態を生成する。ゲートとターゲット状態の忠実度に関する実験的および統計的誤差を解析する。
論文参考訳（メタデータ） (2022-07-06T19:42:29Z)
Efficient Quantum Circuit Design with a Standard Cell Approach, with an Application to Neutral Atom Quantum Computers [45.66259474547513]
従来の回路設計から借用した標準セルアプローチを用いて量子回路を設計する。本稿では,自動ルーティング方式と比較してレイアウト対応ルータが大幅に高速で,より浅い3D回路を実現することを示す。
論文参考訳（メタデータ） (2022-06-10T10:54:46Z)
Software mitigation of coherent two-qubit gate errors [55.878249096379804]
2量子ゲートは量子コンピューティングの重要な構成要素である。しかし、量子ビット間の不要な相互作用(いわゆる寄生ゲート)は、量子アプリケーションの性能を低下させる。寄生性2ビットゲート誤差を軽減するための2つのソフトウェア手法を提案する。
論文参考訳（メタデータ） (2021-11-08T17:37:27Z)
Approaching the theoretical limit in quantum gate decomposition [0.0]
本稿では,CNOT$ゲート数を持つ1量子および2量子ビットの量子ゲートを用いて,一般量子プログラムを分解する新しい数値計算手法を提案する。本手法は, 既設計量子回路における単一量子ビット回転ゲートに関するパラメータの逐次最適化に基づく。
論文参考訳（メタデータ） (2021-09-14T15:36:22Z)
Fast multi-qubit gates through simultaneous two-qubit gates [0.5949967357689445]
短期量子コンピュータは、量子ビットのデコヒーレンスによって制限され、受け入れられる忠実さを持つ低深度量子回路のみを実行することができる。これらの制限を克服する一つの方法は、利用可能なゲートセットをシングルビットと2キュービットのゲートからマルチキュービットのゲートに拡張することである。このようなマルチキュービットゲートは、複数の2キュービットゲートを同時に1つのキュービット群に適用することにより実現可能であることを示す。
論文参考訳（メタデータ） (2021-08-25T17:24:31Z)
Realization of high-fidelity CZ and ZZ-free iSWAP gates with a tunable coupler [40.456646238780195]
スケールでの2量子ゲートは、量子計算とシミュレーションの完全な約束を実現するための鍵となる要件である。本稿では,分散近似を超越して,カプラの工学的レベル構造を利用し,その制御を最適化する体系的アプローチを提案する。我々は、それぞれ99.76 pm 0.07$% と99.87 pm 0.23$% の2量子相互作用係数を持つ CZ と $Z$-free iSWAP ゲートを実験的に実証した。
論文参考訳（メタデータ） (2020-11-02T19:09:43Z)
2D Qubit Placement of Quantum Circuits using LONGPATH [1.6631602844999722]
任意の量子回路におけるSWAPゲートの数を最適化する2つのアルゴリズムが提案されている。提案手法は1Dおよび2D NTCアーキテクチャにおけるSWAPゲート数を大幅に削減する。
論文参考訳（メタデータ） (2020-07-14T04:09:52Z)
Improving the Performance of Deep Quantum Optimization Algorithms with Continuous Gate Sets [47.00474212574662]
変分量子アルゴリズムは計算的に難しい問題を解くのに有望であると考えられている。本稿では,QAOAの回路深度依存性能について実験的に検討する。この結果から, 連続ゲートセットの使用は, 短期量子コンピュータの影響を拡大する上で重要な要素である可能性が示唆された。
論文参考訳（メタデータ） (2020-05-11T17:20:51Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。