論文の概要: No need to calibrate: characterization and compilation for high-fidelity circuit execution using imperfect gates
- arxiv url: http://arxiv.org/abs/2511.21831v1
- Date: Wed, 26 Nov 2025 19:01:52 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-12-01 19:47:55.257031
- Title: No need to calibrate: characterization and compilation for high-fidelity circuit execution using imperfect gates
- Title（参考訳）: キャリブレーション不要:不完全ゲートを用いた高忠実回路実行のためのキャラクタリゼーションとコンパイル
- Authors: Ashish Kakkar, Samuel Marsh, Yulun Wang, Pranav Mundada, Paul Coote, Gavin Hartnett, Michael J. Biercuk, Yuval Baum,
- Abstract要約: そこで本研究では,実量子コンピューティングハードウェア上での2量子ゲートを拡張設計するための新しい手法を提案し,検証する。
従来エラーの原因と考えられていたパルスユニタリへのコヒーレントな寄与は、ゲート定義の一部として扱われる。
これらのゲートが量子コンパイラの一部としてどのように直接利用できるかを示す。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: We propose and validate on real quantum computing hardware a new method for extended two-qubit gate set design, replacing iterative, fine calibration with fast characterization of a small number of gate parameters which are then tracked and corrected in circuit compilation. Coherent contributions to the pulse unitary that would traditionally be considered sources of error are treated as part of the gate definition, and compensated in software via single-qubit rotations. This approach enables rapid device-wide generation of high-fidelity two-qubit entangling gates, which are combined with standard calibrated gates to produce an expanded gate set. We show how these gates are directly usable as part of a quantum compiler, synthesizing generic two-qubit circuit blocks into minimal-duration sequences of the characterized gates interleaved with compensating single-qubit rotations. Benchmarking against circuits compiled using the default $CX$ gate alone on 127-qubit IBM hardware shows up to 7X improvement in success probability for Quantum Fourier Transform circuits up to 26 qubits, and up to 9X lower mean-square error in Trotter simulations of the one-dimensional transverse-field Ising model. Our hardware-agnostic characterization and compilation methodology makes it practical to scale up expressive gate sets on quantum computing architectures while minimizing the need for onerous fine-tuning of low-level control waveforms.
- Abstract（参考訳）: 本稿では,回路コンパイルにおいて追跡・修正される少数のゲートパラメータの高速なキャリブレーションにより,反復的かつ微細なキャリブレーションを置き換えた2ビットゲートセット設計の新しい手法を提案し,検証する。
伝統的にエラーの原因と見なされるパルスユニタリへのコヒーレントな寄与は、ゲート定義の一部として扱われ、単一ビット回転によってソフトウェアで補償される。
このアプローチにより、標準校正ゲートと組み合わせて拡張ゲートセットを生成する、高忠実度2ビットエンタングルゲートのデバイスワイド生成が可能になる。
これらのゲートが量子コンパイラの一部として直接利用可能であることを示し、汎用的な2量子ビット回路ブロックを、単一量子ビット回転を補うことでインターリーブされた特徴ゲートの最小デュレーションシーケンスに合成する。
127キュービットのIBMハードウェア上でデフォルトの$CX$ゲートでコンパイルされた回路に対するベンチマークでは、量子フーリエ変換回路が最大26キュービットで成功確率が最大7倍向上し、1次元の逆場イジングモデルのトロッターシミュレーションでは平均2乗誤差が最大9倍低下した。
ハードウェアに依存しない特徴付けとコンパイル手法により,低レベル制御波形の冗長な微調整の必要性を最小限に抑えながら,量子コンピューティングアーキテクチャ上で表現ゲートセットをスケールアップする。
関連論文リスト
- Accelerating Transpilation in Quantum Machine Learning with Haiqu's Rivet-transpiler [45.88028371034407]
我々は、以前にトランスパイルされた回路を再利用してトランスパイラを高速化するリベットトランスパイラを開発した。
量子層学習において,600%のトランスパイル時間の改善を実証した。
論文 参考訳（メタデータ） (2025-08-29T06:00:29Z) - Above 99.9% Fidelity Single-Qubit Gates, Two-Qubit Gates, and Readout in a Single Superconducting Quantum Device [58.154405222706146]
2つのトランスモンキュービットがチューナブルカプラを介して結合された超伝導回路におけるキュービットカップラー結合強度のチューニングは、高忠実度単一および2キュービットゲートを可能にする。
我々は、平均で40hのCZゲート忠実度99.93%、同時シングルキュービットゲート忠実度99.98%、単一デバイスで99.94%以上の読み出し忠実度を達成する。
論文 参考訳（メタデータ） (2025-08-22T14:49:47Z) - Efficient compilation of quantum circuits using multi-qubit gates [0.0]
本稿では,Ising型,長距離,マルチキュービット・エンタングリングゲートのシーケンスに一般回路分解を実装したコンパイル方式を提案する。
我々は,2量子ゲートを用いた従来の実現法と比較して,量子ボリュームの対数関係を20%$から25%$に改善することを示した。
論文 参考訳（メタデータ） (2025-01-28T19:08:13Z) - Universal quantum computation via scalable measurement-free error correction [45.29832252085144]
本研究では,中間回路計測を行なわずに誤り訂正を行うシナリオにおいて,普遍的な量子計算をフォールトトレラントにすることができることを示す。
論理的な$mathitCCZ$ゲートを実現するため,Bacon-Shor符号の無測定変形プロトコルを導入する。
特に,回路レベルのエラーレートが10～3ドル以下であれば,破れない論理性能が達成可能であることを示す。
論文 参考訳（メタデータ） (2024-12-19T18:55:44Z) - Multi-controlled Phase Gate Synthesis with ZX-calculus applied to Neutral Atom Hardware [2.536162003546062]
本稿では,ZX計算を用いて多制御位相ゲートを合成する手法を提案する。
量子回路をZX図のようなグラフとして表現することで、対角ゲートの異なるグラフ構造を利用することができる。
論文 参考訳（メタデータ） (2024-03-16T09:06:49Z) - Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。
ここでは、このような問題を克服できる戦略について報告する。
我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
論文 参考訳（メタデータ） (2023-08-04T13:39:46Z) - Direct pulse-level compilation of arbitrary quantum logic gates on superconducting qutrits [36.30869856057226]
任意のqubitおよびqutritゲートを高忠実度で実現でき、ゲート列の長さを大幅に削減できることを示す。
最適制御ゲートは少なくとも3時間ドリフトでき、同じ校正パラメータを全ての実装ゲートに利用できることを示す。
論文 参考訳（メタデータ） (2023-03-07T22:15:43Z) - Software mitigation of coherent two-qubit gate errors [55.878249096379804]
2量子ゲートは量子コンピューティングの重要な構成要素である。
しかし、量子ビット間の不要な相互作用(いわゆる寄生ゲート)は、量子アプリケーションの性能を低下させる。
寄生性2ビットゲート誤差を軽減するための2つのソフトウェア手法を提案する。
論文 参考訳（メタデータ） (2021-11-08T17:37:27Z) - Error-divisible two-qubit gates [0.0]
本稿では,2つのキュービットゲートを設計するための,シンプルで広く適用可能な形式について紹介する。
この研究は、一連の基準、およびそれらを満たすための波形とプロトコルの例を紹介します。
大規模に実装すれば,NISQアルゴリズムの性能は,エラー分割ゲートプロトコルにより大幅に向上する。
論文 参考訳（メタデータ） (2021-10-22T00:42:17Z) - High-fidelity, high-scalability two-qubit gate scheme for
superconducting qubits [16.01171409402694]
超伝導量子回路における固定周波数キュービットと可変カプラを利用する新しい2量子ゲート方式を実験的に実証した。
この方式では、制御線が少なく、クロストーク効果を低減し、校正手順を単純化するが、高忠実度99.5%の30nsで制御Zゲートを生成する。
我々の実証は、高忠実度量子演算の大規模実装の道を開くものである。
論文 参考訳（メタデータ） (2020-06-21T17:55:28Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。