論文の概要: Performance Analysis of a Repetition Cat Code Architecture: Computing
256-bit Elliptic Curve Logarithm in 9 Hours with 126133 Cat Qubits
- arxiv url: http://arxiv.org/abs/2302.06639v2
- Date: Fri, 4 Aug 2023 17:12:51 GMT
- ステータス: 処理完了
- システム内更新日: 2023-08-07 16:22:59.317924
- Title: Performance Analysis of a Repetition Cat Code Architecture: Computing
256-bit Elliptic Curve Logarithm in 9 Hours with 126133 Cat Qubits
- Title（参考訳）: 反復猫コードアーキテクチャの性能解析:126133猫量子9時間における256ビット楕円曲線対数計算
- Authors: \'Elie Gouzien, Diego Ruiz, Francois-Marie Le R\'egent, J\'er\'emie
Guillaud, Nicolas Sangouard
- Abstract要約: キャットキュービットは量子コンピューティングに魅力的なビルディングブロックを提供する。
反復符号のコストを定量化し,キャットキュービットを用いた大規模アーキテクチャの選択のための貴重なガイダンスを提供する。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Cat qubits provide appealing building blocks for quantum computing. They
exhibit a tunable noise bias yielding an exponential suppression of bit flips
with the average photon number and a protection against the remaining phase
errors can be ensured by a simple repetition code. We here quantify the cost of
a repetition code and provide valuable guidance for the choice of a large scale
architecture using cat qubits by realizing a performance analysis based on the
computation of discrete logarithms on an elliptic curve with Shor's algorithm.
By focusing on a 2D grid of cat qubits with neighboring connectivity, we
propose to implement 2-qubit gates via lattice surgery and Toffoli gates with
off-line fault-tolerant preparation of magic states through projective
measurements and subsequent gate teleportations. All-to-all connectivity
between logical qubits is ensured by routing qubits. Assuming a ratio between
single- and two-photon losses of 1e-5 and a cycle time of 500 ns, we show
concretely that such an architecture can compute a 256-bit elliptic curve
logarithm in 9 h with 126133 cat qubits and on average 19 photons by cat state.
We give the details of the realization of Shor's algorithm so that the proposed
performance analysis can be easily reused to guide the choice of architecture
for others platforms.
- Abstract（参考訳）: cat qubitsは量子コンピューティングに魅力的なビルディングブロックを提供する。
彼らは、平均光子数でビットフリップを指数的に抑制する可変ノイズバイアスを示し、残相誤差に対する保護を簡単な繰り返し符号で保証することができる。
ここでは反復コードのコストを定量化し,shorのアルゴリズムを用いた楕円曲線上の離散対数計算に基づく性能解析を実現することにより,cat qubitsを用いた大規模アーキテクチャの選択のための有用なガイダンスを提供する。
近接接続を持つ猫キュービットの2次元グリッドに着目し,格子手術による2量子ビットゲートと,投影計測とその後のゲートテレポーテーションにより,オフラインでフォールトトレラントなマジック状態の調整を行う toffoli ゲートの実装を提案する。
論理キュービット間のすべての接続は、ルーティングキュービットによって保証される。
単光子損失と2光子損失の比を1e-5と500nsと仮定すると、そのようなアーキテクチャは126133個の猫量子ビットと平均19個の光子で9時間で256ビット楕円曲線対数を計算することができる。
shorのアルゴリズムの実現の詳細を述べることで,提案する性能解析を再利用して,他のプラットフォームにおけるアーキテクチャの選択を導くことができる。
関連論文リスト
- Hybrid cat-transmon architecture for scalable, hardware-efficient quantum error correction [32.49461339690516]
本研究では,ハイブリッドキャットトランスモン量子コンピューティングアーキテクチャの長期的展望について検討する。
消散性猫量子ビットはデータ量子ビットの役割を担い、エラーシンドロームはアシラリートランスモン量子ビットを用いて測定される。
論文 参考訳（メタデータ） (2024-10-30T18:10:14Z) - Linear Circuit Synthesis using Weighted Steiner Trees [45.11082946405984]
CNOT回路は一般的な量子回路の共通構成ブロックである。
本稿では,CNOTゲート数を最適化するための最先端アルゴリズムを提案する。
シミュレーション評価により、提案手法はほとんど常に有用であることが示され、CNOTゲートの数を最大10%削減する。
論文 参考訳（メタデータ） (2024-08-07T19:51:22Z) - Finding Transformer Circuits with Edge Pruning [71.12127707678961]
自動回路発見の効率的かつスケーラブルなソリューションとしてエッジプルーニングを提案する。
本手法は,従来の手法に比べてエッジ数の半分未満のGPT-2の回路を探索する。
その効率のおかげで、Edge PruningをCodeLlama-13Bにスケールしました。
論文 参考訳（メタデータ） (2024-06-24T16:40:54Z) - Quantum Approximate Optimization Algorithm with Cat Qubits [0.0]
猫の量子ビットを用いたQAOAを用いてMaxCut問題の解法を数値シミュレーションする。
猫の量子ビットを用いたQAOAの実行は、2レベルシステムに符号化された量子ビットに対して、MaxCutのランダムなインスタンスに対する近似比を増大させることを示す。
論文 参考訳（メタデータ） (2023-05-09T15:44:52Z) - High-performance repetition cat code using fast noisy operations [0.0]
2光子駆動による消散により安定化された猫量子ビットは、ビットフリップエラーの指数的抑制と、この保護を保った広範囲なゲートセットによって恩恵を受ける。
本稿では,高速だがノイズの多いCNOTゲートを用いた繰り返しキャットコードアーキテクチャの性能最適化手法を提案する。
論文 参考訳（メタデータ） (2022-12-22T18:03:37Z) - Quantum computation on a 19-qubit wide 2d nearest neighbour qubit array [59.24209911146749]
本稿では,1次元に制約された量子ビット格子の幅と物理閾値の関係について検討する。
我々は、表面コードを用いた最小レベルのエンコーディングでエラーバイアスを設計する。
このバイアスを格子サージャリングサーフェスコードバスを用いて高レベルなエンコーディングで処理する。
論文 参考訳（メタデータ） (2022-12-03T06:16:07Z) - Scalable randomized benchmarking of quantum computers using mirror
circuits [0.0]
クリフォードゲートのスケーラブルで堅牢で柔軟なランダム化ベンチマークを行う方法を示す。
本手法は, 平均多ビット論理層の不完全性を推定する。
次に、クラウド量子コンピューティングプラットフォームの16個の物理量子ビットを使用して、我々の技術がクロストークエラーを明らかにし、定量化できることを実証します。
論文 参考訳（メタデータ） (2021-12-18T06:04:22Z) - Building a fault-tolerant quantum computer using concatenated cat codes [44.03171880260564]
本稿では,外部量子誤り訂正符号を用いた猫符号に基づくフォールトトレラント量子コンピュータを提案する。
我々は、外符号が繰り返し符号か薄い矩形曲面符号である場合、量子誤差補正を数値的にシミュレートする。
約1,000の超伝導回路部品で、フォールトトレラントな量子コンピュータを構築することができる。
論文 参考訳（メタデータ） (2020-12-07T23:22:40Z) - Error Rates and Resource Overheads of Repetition Cat Qubits [0.0]
本研究では, 繰り返しキャット量子ビットによる量子計算における誤差率と資源オーバーヘッドを解析する。
猫量子ビット上のバイアス保存ゲートのみを用いることで、フォールトトレラントな論理ゲートの普遍的なセットを構築することができる。
論文 参考訳（メタデータ） (2020-09-22T18:33:23Z) - Time-Sliced Quantum Circuit Partitioning for Modular Architectures [67.85032071273537]
現在の量子コンピュータの設計はスケールしない。
小さなプロトタイプを超えてスケールするために、量子アーキテクチャーは、密に連結された量子ビットとクラスタ間のスパーサ接続のクラスタによるモジュラーアプローチを採用する可能性が高い。
このクラスタリングと静的に知られた量子プログラムの制御フローを利用して、量子回路を一度に一度にモジュラ物理マシンにマップするトラクタブルパーティショニングを生成する。
論文 参考訳（メタデータ） (2020-05-25T17:58:44Z) - Latency-Aware Differentiable Neural Architecture Search [113.35689580508343]
近年、探索コストの低さと検索空間設計の柔軟性から、微分可能なニューラルネットワーク探索法が人気を博している。
しかし、これらの手法はネットワーク最適化の難しさに悩まされており、検索されたネットワークはハードウェアに不便な場合が多い。
本稿では,この問題を最適化に微分可能な遅延損失項を追加することにより,精度とレイテンシのトレードオフをバランス係数で行うことができる。
論文 参考訳（メタデータ） (2020-01-17T15:55:21Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。