論文の概要: Co-Design of Approximate Multilayer Perceptron for Ultra-Resource Constrained Printed Circuits

• arxiv url: http://arxiv.org/abs/2302.14576v1
• Date: Tue, 28 Feb 2023 13:55:19 GMT
• ステータス: 処理完了
• システム内更新日: 2023-03-01 16:25:18.527562
• Title: Co-Design of Approximate Multilayer Perceptron for Ultra-Resource Constrained Printed Circuits
• Title（参考訳）: 超資源制約プリント回路用近似多層パーセプトロンの共設計
• Authors: Giorgos Armeniakos, Georgios Zervakis, Dimitrios Soudris, Mehdi B. Tahoori, J\"org Henkel
• Abstract要約: Printed Electronics (PE) では、複雑な印刷機械学習回路の実現が禁止されている。 このフレームワークは、近似計算の原理を利用して、超リソース制約付きプリント多層パーセプトロン(MLP)を実現する。 評価の結果,最先端のベースラインと比較して,回路は平均6倍 (5.7x) 以下の領域 (電力) と1%未満の精度損失を特徴としている。
• 参考スコア（独自算出の注目度）: 4.865819809855699
• License: http://creativecommons.org/licenses/by-nc-nd/4.0/
• Abstract: Printed Electronics (PE) exhibits on-demand, extremely low-cost hardware due to its additive manufacturing process, enabling machine learning (ML) applications for domains that feature ultra-low cost, conformity, and non-toxicity requirements that silicon-based systems cannot deliver. Nevertheless, large feature sizes in PE prohibit the realization of complex printed ML circuits. In this work, we present, for the first time, an automated printed-aware software/hardware co-design framework that exploits approximate computing principles to enable ultra-resource constrained printed multilayer perceptrons (MLPs). Our evaluation demonstrates that, compared to the state-of-the-art baseline, our circuits feature on average 6x (5.7x) lower area (power) and less than 1% accuracy loss.
• Abstract（参考訳）: Printed Electronics(PE)は、その追加製造プロセスのために、オンデマンドで非常に低コストなハードウェアを展示しており、シリコンベースのシステムが提供できない極低コスト、適合性、非毒性要件を特徴とするドメインに対する機械学習(ML)アプリケーションを可能にする。 それでも、PEにおける大きな特徴サイズは、複雑な印刷ML回路の実現を禁止している。 本研究は,コンピュータの原理を生かした自動印刷対応ソフトウェア/ハードウェア共同設計フレームワークを初めて提示し,超リソース制約型多層パーセプトロン(MLP)の実現について述べる。 評価の結果,最先端のベースラインと比較して,回路は平均6倍 (5.7x) 以下の領域 (電力) と1%未満の精度損失を特徴としている。

関連論文リスト

• DeeR-VLA: Dynamic Inference of Multimodal Large Language Models for Efficient Robot Execution [114.61347672265076]
  実世界のロボットのためのMLLMの開発は、ロボットプラットフォームで利用可能な計算能力とメモリ容量が典型的に限られているため、難しい。 活性化MLLMのサイズを自動的に調整するロボットビジョンランゲージ・アクション・モデル(DeeR)の動的早期実行フレームワークを提案する。 DeeR は LLM の計算コストを 5.2-6.5x に削減し、GPU のメモリを 2-6x に削減した。
  論文  参考訳（メタデータ） (2024-11-04T18:26:08Z)
• Accelerating Error Correction Code Transformers [56.75773430667148]
  本稿では,トランスを用いたデコーダの高速化手法を提案する。 最新のハードウェアでは、90%の圧縮比を実現し、算術演算エネルギー消費を少なくとも224倍削減する。
  論文  参考訳（メタデータ） (2024-10-08T11:07:55Z)
• A Single Transformer for Scalable Vision-Language Modeling [74.05173379908703]
  我々はvisiOn-Language mOdelingのための単一変換器SOLOを提案する。 SOLOのような統一された単一トランスフォーマーアーキテクチャは、LVLMにおけるこれらのスケーラビリティ上の懸念に効果的に対処する。 本稿では,オープンソースの7B LVLMであるSOLOの開発のための,最初のオープンソーストレーニングレシピを紹介する。
  論文  参考訳（メタデータ） (2024-07-08T22:40:15Z)
• Embedding Hardware Approximations in Discrete Genetic-based Training for Printed MLPs [1.4694098707981968]
  Printed Electronics (PE)は、伸縮性、適合性、および非有毒なハードウェアを可能にする。 PEは大きな機能サイズで制約されており、機械学習(ML)認識回路のような複雑な回路を実装することは困難である。 本稿では,ハードウェア近似をトレーニングプロセスに統合することにより,近似計算の利点を最大化する。
  論文  参考訳（メタデータ） (2024-02-05T11:52:23Z)
• Bespoke Approximation of Multiplication-Accumulation and Activation Targeting Printed Multilayer Perceptrons [0.8274768545559366]
  Printed Electronics (PE) は、非再帰エンジニアリングコスト、超低製造コスト、オンデマンド製造など、非並列的な機能を提供している。 PEは、その大きな特徴サイズのためにある種の制限に直面しており、複雑な回路の実現を妨げる。 超低消費電力多層パーセプトロン(MLP)分類器を設計するための自動フレームワークを提案する。
  論文  参考訳（メタデータ） (2023-12-29T14:16:11Z)
• Model-to-Circuit Cross-Approximation For Printed Machine Learning Classifiers [4.865819809855699]
  プリントエレクトロニクス(PE)は、オンデマンド製造、低い非再帰エンジニアリングコスト、サブセント製造コストを約束する。 PEにおける大きな特徴サイズは、PEにおける複雑なMLモデルの実現を禁止している。 本稿では,PEにおける複雑なMLモデルを実現するため,自動層間近似フレームワークを提案する。
  論文  参考訳（メタデータ） (2023-03-14T22:11:34Z)
• Fundamental Limits of Two-layer Autoencoders, and Achieving Them with Gradient Methods [91.54785981649228]
  本稿では,非線形二層型オートエンコーダについて述べる。 本結果は,人口リスクの最小化要因を特徴付け,その最小化要因が勾配法によって達成されることを示す。 符号アクティベーション関数の特別な場合において、この解析は、シャローオートエンコーダによるガウス音源の損失圧縮の基本的な限界を確立する。
  論文  参考訳（メタデータ） (2022-12-27T12:37:34Z)
• Single-Shot Optical Neural Network [55.41644538483948]
  深層ニューラルネットワークに必要な計算資源を削減するために,「重定常」アナログ光学・電子ハードウェアが提案されている。 我々は、スケーラブルで1層当たり単発の重み付き光学プロセッサを提案する。
  論文  参考訳（メタデータ） (2022-05-18T17:49:49Z)
• Approximate Decision Trees For Machine Learning Classification on Tiny Printed Circuits [0.7349727826230862]
  印刷電子(PE)は従来の評価基準ではシリコン系システムと競合することができない。 PEはオンデマンドの超低価格製造、柔軟性、非毒性などの魅力的な特性を提供する。 PEの魅力的な特性にもかかわらず、PEの大きな特徴は複雑なプリント回路の実現を禁止している。
  論文  参考訳（メタデータ） (2022-03-15T15:47:59Z)
• Cross-Layer Approximation For Printed Machine Learning Circuits [4.865819809855699]
  印刷エレクトロニクス(PE)における機械学習(ML)アーキテクチャに適した層間近似を提案し,実装する。 その結果, クロス近似は, 最先端の精密設計と比較して, 平均面積47%, 消費電力44%, 精度1%以下で最適設計を提供することを示した。
  論文  参考訳（メタデータ） (2022-03-11T13:41:15Z)
• ALF: Autoencoder-based Low-rank Filter-sharing for Efficient Convolutional Neural Networks [63.91384986073851]
  オートエンコーダを用いた低ランクフィルタ共有技術(ALF)を提案する。 ALFは、ネットワークパラメータの70%、オペレーションの61%、実行時間の41%を削減し、精度の低下を最小限にしている。
  論文  参考訳（メタデータ） (2020-07-27T09:01:22Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。