論文の概要: Compiling Quantum Circuits for Dynamically Field-Programmable Neutral
Atoms Array Processors
- arxiv url: http://arxiv.org/abs/2306.03487v4
- Date: Wed, 6 Mar 2024 07:57:43 GMT
- ステータス: 処理完了
- システム内更新日: 2024-03-07 18:23:29.733104
- Title: Compiling Quantum Circuits for Dynamically Field-Programmable Neutral
Atoms Array Processors
- Title(参考訳): 動的フィールドプログラム可能な中性原子配列プロセッサのための量子回路のコンパイル
- Authors: Daniel Bochen Tan, Dolev Bluvstein, Mikhail D. Lukin, Jason Cong
- Abstract要約: 動的にフィールドプログラマブルな量子ビットアレイ(DPQA)が量子情報処理のための有望なプラットフォームとして登場した。
本稿では,複数の配列を含むDPQAアーキテクチャについて考察する。
DPQAをベースとしたコンパイル回路では,グリッド固定アーキテクチャに比べてスケーリングオーバヘッドが小さくなることを示す。
- 参考スコア(独自算出の注目度): 5.475873482700239
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Dynamically field-programmable qubit arrays (DPQA) have recently emerged as a
promising platform for quantum information processing. In DPQA, atomic qubits
are selectively loaded into arrays of optical traps that can be reconfigured
during the computation itself. Leveraging qubit transport and parallel,
entangling quantum operations, different pairs of qubits, even those initially
far away, can be entangled at different stages of the quantum program
execution. Such reconfigurability and non-local connectivity present new
challenges for compilation, especially in the layout synthesis step which
places and routes the qubits and schedules the gates. In this paper, we
consider a DPQA architecture that contains multiple arrays and supports 2D
array movements, representing cutting-edge experimental platforms. Within this
architecture, we discretize the state space and formulate layout synthesis as a
satisfiability modulo theories problem, which can be solved by existing solvers
optimally in terms of circuit depth. For a set of benchmark circuits generated
by random graphs with complex connectivities, our compiler OLSQ-DPQA reduces
the number of two-qubit entangling gates on small problem instances by 1.7x
compared to optimal compilation results on a fixed planar architecture. To
further improve scalability and practicality of the method, we introduce a
greedy heuristic inspired by the iterative peeling approach in classical
integrated circuit routing. Using a hybrid approach that combined the greedy
and optimal methods, we demonstrate that our DPQA-based compiled circuits
feature reduced scaling overhead compared to a grid fixed architecture,
resulting in 5.1X less two-qubit gates for 90 qubit quantum circuits. These
methods enable programmable, complex quantum circuits with neutral atom quantum
computers, as well as informing both future compilers and future hardware
choices.
- Abstract(参考訳): dynamic field-programmable qubit arrays (dpqa) は量子情報処理の有望なプラットフォームとして最近登場した。
dpqaでは、原子量子ビットを光学トラップの配列に選択的にロードし、計算自体中に再構成することができる。
量子ビットのトランスポートと並列な量子演算を活用することで、量子ビットの異なるペア、あるいは遠く離れたものでさえ、量子プログラムの実行の異なる段階で絡み合うことができる。
このような再構成可能性と非ローカル接続性は、特にキュービットを配置し、ゲートをスケジュールするレイアウト合成ステップにおいて、コンパイルに新たな課題をもたらす。
本稿では,複数の配列を含むdpqaアーキテクチャを検討し,最先端の実験プラットフォームを表現した2次元アレイ動作をサポートする。
このアーキテクチャでは、状態空間の離散化とレイアウト合成を、回路深度の観点で既存の解法で最適に解くことができる充足性モジュラー理論問題として定式化する。
複雑なコネクティビティを持つランダムグラフによって生成される一連のベンチマーク回路に対して,本コンパイラ olsq-dpqa は,固定平面アーキテクチャにおける最適コンパイル結果と比較して,小問題インスタンス上の2量子ゲート数を1.7倍削減する。
本手法のスケーラビリティと実用性をさらに高めるために,古典的集積回路ルーティングにおける反復剥離アプローチに触発された欲深いヒューリスティックを提案する。
グラディーと最適手法を組み合わせたハイブリッド手法を用いて、DPQAベースのコンパイル回路はグリッド固定アーキテクチャに比べてスケーリングオーバーヘッドを低減し、90量子ビットの量子回路では5.1倍の2量子ビットゲートが得られることを示した。
これらの方法は、プログラム可能で複雑な量子回路を中性原子量子コンピュータで実現し、将来のコンパイラと将来のハードウェアの選択の両方を知らせる。
関連論文リスト
- QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum
Circuits [82.50620782471485]
QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。
1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。
提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
論文 参考訳(メタデータ) (2024-01-10T22:33:00Z) - Hungarian Qubit Assignment for Optimized Mapping of Quantum Circuits on
Multi-Core Architectures [1.1288814203214292]
量子コンピュータは、これらのクラスタ間のスペーサー接続を備えた密結合量子ビットのクラスタを特徴とするモジュラーアプローチを採用することが期待されている。
複数の処理コアにキュービットを効率よく分散させることは、量子コンピューティングシステムの性能とスケーラビリティを向上させる上で重要である。
ハンガリーのQubit Assignment(HQA)アルゴリズムを提案する。
論文 参考訳(メタデータ) (2023-09-21T15:48:45Z) - Mapping quantum circuits to modular architectures with QUBO [3.0148208709026005]
マルチコアアーキテクチャでは、アルゴリズムの実行時にコア間の通信量を最小化することが重要である。
問題と解をエンコードする擬似非制約バイナリ最適化手法を初めて提案する。
提案手法は有望な結果を示し,非常に高密度かつ並列化された回路で極めて良好に動作した。
論文 参考訳(メタデータ) (2023-05-11T09:45:47Z) - Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。
問題の大きさと問題グラフの次数で指数関数的に増大する。
これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
論文 参考訳(メタデータ) (2022-01-06T21:02:30Z) - A Structured Method for Compilation of QAOA Circuits in Quantum
Computing [5.560410979877026]
2ビットゲートを並べ替える柔軟性により、コンパイラ最適化により、より深い深さ、ゲート数、忠実度で回路を生成することができる。
多次元量子アーキテクチャ上の任意のコンパイルQAOA回路に対して線形深さを保証する構造的手法を提案する。
全体として、最大1024キュービットの回路を10秒でコンパイルでき、深さ3.8倍のスピードアップ、ゲート数17%の削減、回路ESPの18倍の改善が可能である。
論文 参考訳(メタデータ) (2021-12-12T04:00:45Z) - Quantum optimization via four-body Rydberg gates [0.0]
高速で高忠実な4体リドベルクパリティゲートを提案し,解析する。
我々のゲートは1回最適化された断熱レーザーパルスに依存しており、動作中に2回のホールドタイムを調整することで完全にプログラム可能である。
小型テスト問題に対する量子近似最適化アルゴリズム(QAOA)の実装を実証する。
論文 参考訳(メタデータ) (2021-06-04T18:33:09Z) - Space-efficient binary optimization for variational computing [68.8204255655161]
本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。
また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
論文 参考訳(メタデータ) (2020-09-15T18:17:27Z) - Machine Learning Optimization of Quantum Circuit Layouts [63.55764634492974]
本稿では量子回路マッピングQXXとその機械学習バージョンQXX-MLPを紹介する。
後者は、レイアウトされた回路の深さが小さくなるように最適なQXXパラメータ値を自動的に推論する。
近似を用いてレイアウト法を学習可能な経験的証拠を提示する。
論文 参考訳(メタデータ) (2020-07-29T05:26:19Z) - QUANTIFY: A framework for resource analysis and design verification of
quantum circuits [69.43216268165402]
QUINTIFYは、量子回路の定量的解析のためのオープンソースのフレームワークである。
Google Cirqをベースにしており、Clifford+T回路を念頭に開発されている。
ベンチマークのため、QUINTIFYは量子メモリと量子演算回路を含む。
論文 参考訳(メタデータ) (2020-07-21T15:36:25Z) - 2D Qubit Placement of Quantum Circuits using LONGPATH [1.6631602844999722]
任意の量子回路におけるSWAPゲートの数を最適化する2つのアルゴリズムが提案されている。
提案手法は1Dおよび2D NTCアーキテクチャにおけるSWAPゲート数を大幅に削減する。
論文 参考訳(メタデータ) (2020-07-14T04:09:52Z) - Time-Sliced Quantum Circuit Partitioning for Modular Architectures [67.85032071273537]
現在の量子コンピュータの設計はスケールしない。
小さなプロトタイプを超えてスケールするために、量子アーキテクチャーは、密に連結された量子ビットとクラスタ間のスパーサ接続のクラスタによるモジュラーアプローチを採用する可能性が高い。
このクラスタリングと静的に知られた量子プログラムの制御フローを利用して、量子回路を一度に一度にモジュラ物理マシンにマップするトラクタブルパーティショニングを生成する。
論文 参考訳(メタデータ) (2020-05-25T17:58:44Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。