論文の概要: ChiPFormer: Transferable Chip Placement via Offline Decision Transformer

• arxiv url: http://arxiv.org/abs/2306.14744v2
• Date: Tue, 1 Aug 2023 11:42:22 GMT
• ステータス: 処理完了
• システム内更新日: 2023-08-02 17:17:47.005481
• Title: ChiPFormer: Transferable Chip Placement via Offline Decision Transformer
• Title（参考訳）: chipformer: オフライン決定変換による転送可能なチップ配置
• Authors: Yao Lai, Jinxin Liu, Zhentao Tang, Bin Wang, Jianye Hao, Ping Luo
• Abstract要約: 強化学習は、チップ配置における人間のパフォーマンスを向上させる。 ChiPFormerは、固定されたオフラインデータから転送可能な配置ポリシーを学ぶことができる。 ChiPFormerは、ランタイムを10倍削減しながら、配置品質を著しく向上させる。
• 参考スコア（独自算出の注目度）: 35.69382855465161
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: Placement is a critical step in modern chip design, aiming to determine the positions of circuit modules on the chip canvas. Recent works have shown that reinforcement learning (RL) can improve human performance in chip placement. However, such an RL-based approach suffers from long training time and low transfer ability in unseen chip circuits. To resolve these challenges, we cast the chip placement as an offline RL formulation and present ChiPFormer that enables learning a transferable placement policy from fixed offline data. ChiPFormer has several advantages that prior arts do not have. First, ChiPFormer can exploit offline placement designs to learn transferable policies more efficiently in a multi-task setting. Second, ChiPFormer can promote effective finetuning for unseen chip circuits, reducing the placement runtime from hours to minutes. Third, extensive experiments on 32 chip circuits demonstrate that ChiPFormer achieves significantly better placement quality while reducing the runtime by 10x compared to recent state-of-the-art approaches in both public benchmarks and realistic industrial tasks. The deliverables are released at https://sites.google.com/view/chipformer/home.
• Abstract（参考訳）: 配置は現代のチップ設計において重要なステップであり、チップキャンバス上の回路モジュールの位置を決定することを目的としている。 近年の研究では、強化学習(RL)がチップ配置における人的性能を向上させることが示されている。 しかし、そのようなrlベースのアプローチは、半導体回路の長いトレーニング時間と低転送能力に苦しむ。 これらの課題を解決するため,チップ配置をオフラインRL定式化として,固定オフラインデータから転送可能な配置ポリシーを学習可能なChiPFormerを提案する。 ChiPFormerには、先行技術にはないいくつかの利点がある。 まず、ChiPFormerはオフライン配置設計を利用して、マルチタスク設定で転送可能なポリシーをより効率的に学習する。 第二に、ChiPFormerは目に見えないチップ回路の効率的な微調整を促進し、配置ランタイムを数時間から数分に短縮することができる。 第3に、32個のチップ回路に対する広範な実験により、ChiPFormerはランタイムを10倍に削減しながら配置品質を著しく向上することを示した。 deliverablesはhttps://sites.google.com/view/chipformer/homeでリリースされている。

関連論文リスト

• ChipAlign: Instruction Alignment in Large Language Models for Chip Design via Geodesic Interpolation [7.660954005766763]
  ChipAlign は一般的な命令整列 LLM の強みとチップ固有の LLM を組み合わせる。 ChipAlign は既存のチップ LLM の命令追従能力を大幅に向上させる。
  論文  参考訳（メタデータ） (2024-12-15T04:21:24Z)
• Reinforcement Learning Policy as Macro Regulator Rather than Macro Placer [22.46061028295081]
  強化学習は 配置品質向上の 有望な手法として現れました 現在のRLベースの配置法では、長時間のトレーニング時間、一般化能力の低下、PPA結果の保証が困難である。 本稿では,RLを改良段階に利用し,既存の配置レイアウトの調整方法を学習する手法を提案する。 我々は,ISPD 2005 と ICCAD 2015 ベンチマークを用いて,提案手法の広帯域半周波線長と正則性を比較した。
  論文  参考訳（メタデータ） (2024-12-10T04:01:21Z)
• Policy Agnostic RL: Offline RL and Online RL Fine-Tuning of Any Class and Backbone [72.17534881026995]
  ポリシーに依存しないRL(PA-RL)と呼ばれるオフラインおよびオンラインの微調整手法を開発する。 オンラインRLファインチューニングアルゴリズムであるCal-QLを用いて、7BジェネラリストロボットポリシーであるOpenVLAのファインチューニングに成功した最初の結果を示す。
  論文  参考訳（メタデータ） (2024-12-09T17:28:03Z)
• Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms [77.71341200638416]
  ChiPBenchはAIベースのチップ配置アルゴリズムの有効性を評価するために設計されたベンチマークである。 評価のために、さまざまなドメイン(CPU、GPU、マイクロコントローラなど)から20の回路を集めました。 その結果, 単点アルゴリズムの中間距離が支配的であったとしても, 最終的なPPA結果は満足できないことがわかった。
  論文  参考訳（メタデータ） (2024-07-03T03:29:23Z)
• Cost Explosion for Efficient Reinforcement Learning Optimisation of Quantum Circuits [55.616364225463066]
  強化学習(Reinforcement Learning, RL)は、量子回路を最適化する学習手法である。 私たちのゴールは、量子回路を手動で最適化する方法のヒントを含めることで、エージェントの最適化戦略を改善することです。 本稿では, コスト爆発を許容することは, 最適回路に到達するなど, RL トレーニングにおいて大きな利点をもたらすことを示す。
  論文  参考訳（メタデータ） (2023-11-21T10:16:03Z)
• MaskPlace: Fast Chip Placement via Reinforced Visual Representation Learning [18.75057105112443]
  この作業では、MaskPlaceを使用して、有効なチップレイアウト設計を数時間以内に自動生成する。 チップ上の数百万のモジュールを包括的に記述するために、ピクセルレベルの視覚表現を学習する問題として配置を再放送する。 チップをハイパーグラフとして表現する最近の手法よりも優れています。
  論文  参考訳（メタデータ） (2022-11-24T02:22:09Z)
• Routing and Placement of Macros using Deep Reinforcement Learning [0.0]
  我々は、チップネットリストのノードをチップキャンバスに配置するようにモデルを訓練する。 私たちは、さまざまな入力ネットリストにわたってエージェントに正確に報酬を与えるニューラルネットワークを構築したいと考えています。
  論文  参考訳（メタデータ） (2022-05-19T02:40:58Z)
• GDP: Stabilized Neural Network Pruning via Gates with Differentiable Polarization [84.57695474130273]
  ゲートベースまたは重要度に基づくプルーニング手法は、重要度が最小のチャネルを削除することを目的としている。 GDPは、各チャネルのオン・アンド・オフを制御するために、ベルやホイッスルのない畳み込み層の前に接続することができる。 CIFAR-10とImageNetデータセットを用いて行った実験は、提案したGDPが最先端のパフォーマンスを達成することを示している。
  論文  参考訳（メタデータ） (2021-09-06T03:17:10Z)
• Chip Placement with Deep Reinforcement Learning [40.952111701288125]
  チップ配置に対する学習に基づくアプローチを提案する。 従来の方法とは異なり、私たちのアプローチは過去の経験から学び、時間とともに改善する能力を持っています。 6時間以内に、現代の加速器ネットリストに匹敵する超人的あるいは同等の配置を生成できる。
  論文  参考訳（メタデータ） (2020-04-22T17:56:07Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。