論文の概要: Evaluating Vulnerability of Chiplet-Based Systems to Contactless Probing Techniques

• arxiv url: http://arxiv.org/abs/2405.14821v1
• Date: Thu, 23 May 2024 17:38:13 GMT
• ステータス: 処理完了
• システム内更新日: 2024-05-24 13:07:39.417622
• Title: Evaluating Vulnerability of Chiplet-Based Systems to Contactless Probing Techniques
• Title（参考訳）: キプレット系システムの非接触探傷技術に対する脆弱性評価
• Authors: Aleksa Deric, Kyle Mitard, Shahin Tajik, Daniel Holcomb,
• Abstract要約: 我々は、チップレットをベースとしたAMD/Xilinx VU9P FPGAにレーザー非接触型プローブ技術を適用することにより、チップレットのプローブへの露出を評価する。 我々は、インターポーラワイヤドライバを識別し、マップし、内部ノードを探索するよりも、探すことが簡単であることを示す。
• 参考スコア（独自算出の注目度）: 2.8823932597429205
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: Driven by a need for ever increasing chip performance and inclusion of innovative features, a growing number of semiconductor companies are opting for all-inclusive System-on-Chip (SoC) architectures. Although Moore's Law has been able to keep up with the demand for more complex logic, manufacturing large dies still poses a challenge. Increasingly the solution adopted to minimize the impact of silicon defects on manufacturing yield has been to split a design into multiple smaller dies called chiplets which are then brought together on a silicon interposer. Advanced 2.5D and 3D packaging techniques that enable this kind of integration also promise increased power efficiency and opportunities for heterogeneous integration. However, despite their advantages, chiplets are not without issues. Apart from manufacturing challenges that come with new packaging techniques, disaggregating a design into multiple logically and physically separate dies introduces new threats, including the possibility of tampering with and probing exposed data lines. In this paper we evaluate the exposure of chiplets to probing by applying laser contactless probing techniques to a chiplet-based AMD/Xilinx VU9P FPGA. First, we identify and map interposer wire drivers and show that probing them is easier compared to probing internal nodes. Lastly, we demonstrate that delay-based sensors, which can be used to protect against physical probes, are insufficient to protect against laser probing as the delay change due to laser probing is only 0.792ps even at 100\% laser power.
• Abstract（参考訳）: チップ性能の向上と革新的な機能の導入の必要性により、多くの半導体企業がオールインクルーシブなSystem-on-Chip(SoC)アーキテクチャを選択している。 ムーアの法則はより複雑な論理学の需要に追随することができたが、大きなダイの製造は依然として課題となっている。 シリコン欠陥が製造収量に与える影響を最小限に抑えるために採用されるソリューションは、設計をチップレットと呼ばれる複数の小さな型に分割し、シリコンインターポーザにまとめることである。 このような統合を可能にする高度な2.5Dおよび3Dパッケージング技術は、電力効率の向上と異種統合の機会を約束する。 しかし、その利点にもかかわらず、チップレットには問題はない。 新しいパッケージング技術で生じる製造上の課題とは別に、設計を論理的に、物理的に分離したダイに分離することで、露出したデータラインの改ざんや探索など、新たな脅威がもたらされる。 本稿では,チップレットをベースとしたAMD/Xilinx VU9P FPGAにレーザ非接触型プローブ技術を適用することにより,チップレットのプローブへの露出を評価する。 まず、インターポーラワイヤドライバを識別し、マップし、内部ノードの探索に比べて探すのが簡単であることを示す。 最後に,レーザー探傷による遅延変化が,100\%のレーザーパワーでもわずか0.792psであり,物理的プローブから保護できる遅延型センサはレーザー探傷から保護するには不十分であることを示す。

関連論文リスト

• Co-design of a novel CMOS highly parallel, low-power, multi-chip neural network accelerator [0.0]
  我々は,並列処理(>10X)を大幅に高速化し,消費電力を大幅に削減する新しい低消費電力ASICAIプロセッサであるNV-1を提案する。 結果のデバイスは、現在、フィールド化されたエッジセンサーアプリケーションで使用されている。
  論文  参考訳（メタデータ） (2024-09-28T15:47:16Z)
• Training on the Fly: On-device Self-supervised Learning aboard Nano-drones within 20 mW [52.280742520586756]
  ナノドローンのような小さな機械学習(TinyML)を利用した小型サイバー物理システム(CPS)は、ますます魅力的な技術になりつつある。 単純な電子回路はこれらのCPSを安価にすることができるが、計算、メモリ、センサーの資源を著しく制限する。 本稿では,ナノドロンの限られた超低消費電力資源にのみ依存する,オンデバイスファインチューニング手法を提案する。
  論文  参考訳（メタデータ） (2024-08-06T13:11:36Z)
• Older and Wiser: The Marriage of Device Aging and Intellectual Property Protection of Deep Neural Networks [10.686965180113118]
  深層ニューラルネットワーク(DNN)は、高いトレーニングコストとプライバシー上の懸念から秘密にされることが多い。 本稿では,DNN知的財産権(IP)保護のためのハードウェア・ソフトウェア共同設計手法を提案する。 ハードウェア面では、承認されたチップを生成するためにランダムな老化を用いる。 ソフトウェア面では、未学習のDNNが認証チップ上で元の精度を維持することができる新しいDOFTを提案する。
  論文  参考訳（メタデータ） (2024-06-21T04:49:17Z)
• An unsupervised approach towards promptable defect segmentation in laser-based additive manufacturing by Segment Anything [7.188573079798082]
  我々は、最先端のビジョントランスフォーマー(ViT)ベースのファンデーションモデルを用いて、画像セグメンテーションのためのフレームワークを構築する。 我々は、ラベル付きデータを使わずに高精度に学習し、迅速なチューニングプロセスを導出する。 我々は、現在のレーザー添加物製造プロセスに革命をもたらす可能性のある、リアルタイムな異常検出パイプラインの構築を構想する。
  論文  参考訳（メタデータ） (2023-12-07T06:03:07Z)
• Integrated Photonic AI Accelerators under Hardware Security Attacks: Impacts and Countermeasures [1.3791394805787949]
  本稿では、統合フォトニックニューラルネットワークアクセラレーターにおけるこのような侵入から利益を得るさまざまなタイプの攻撃について検討する。 これらの攻撃がシステム性能に与える影響と、このような攻撃に対抗するための解決策の可能性を示す。
  論文  参考訳（メタデータ） (2023-09-05T19:30:43Z)
• REED: Chiplet-Based Accelerator for Fully Homomorphic Encryption [4.713756093611972]
  本稿では,従来のモノリシック設計の限界を克服する,マルチチップベースのFHEアクセラレータREEDについて紹介する。 その結果、REED 2.5Dマイクロプロセッサはチップ面積96.7 mm$2$、平均電力49.4Wを7nm技術で消費していることがわかった。
  論文  参考訳（メタデータ） (2023-08-05T14:04:39Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• Adversarially Robust Learning for Security-Constrained Optimal Power Flow [55.816266355623085]
  我々は、N-kセキュリティ制約付き最適電力流(SCOPF)の課題に取り組む。 N-k SCOPFは電力網の運用における中核的な問題である。 N-k SCOPF を極小最適化問題とみなす。
  論文  参考訳（メタデータ） (2021-11-12T22:08:10Z)
• GDP: Stabilized Neural Network Pruning via Gates with Differentiable Polarization [84.57695474130273]
  ゲートベースまたは重要度に基づくプルーニング手法は、重要度が最小のチャネルを削除することを目的としている。 GDPは、各チャネルのオン・アンド・オフを制御するために、ベルやホイッスルのない畳み込み層の前に接続することができる。 CIFAR-10とImageNetデータセットを用いて行った実験は、提案したGDPが最先端のパフォーマンスを達成することを示している。
  論文  参考訳（メタデータ） (2021-09-06T03:17:10Z)
• Interleaving: Modular architectures for fault-tolerant photonic quantum computing [50.591267188664666]
  フォトニック核融合型量子コンピューティング(FBQC)は低損失フォトニック遅延を用いる。 FBQCのモジュールアーキテクチャとして,これらのコンポーネントを結合して「インターリービングモジュール」を形成するアーキテクチャを提案する。 遅延の乗法的パワーを行使すると、各加群はヒルベルト空間に数千の物理量子ビットを加えることができる。
  論文  参考訳（メタデータ） (2021-03-15T18:00:06Z)
• Coherent superconducting qubits from a subtractive junction fabrication process [48.7576911714538]
  ジョセフソントンネル接合は、量子ビットを含むほとんどの超伝導電子回路の中心である。 近年、サブミクロンスケールの重なり合う接合が注目されている。 この研究は、高度な材料と成長プロセスによるより標準化されたプロセスフローへの道を開き、超伝導量子回路の大規模製造において重要なステップとなる。
  論文  参考訳（メタデータ） (2020-06-30T14:52:14Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。