論文の概要: Low-Overhead Parallelisation of LCU via Commuting Operators
- arxiv url: http://arxiv.org/abs/2312.00696v3
- Date: Wed, 21 Aug 2024 14:00:04 GMT
- ステータス: 処理完了
- システム内更新日: 2024-08-22 23:04:42.939705
- Title: Low-Overhead Parallelisation of LCU via Commuting Operators
- Title（参考訳）: 通勤運転者によるLCUの低オーバーヘッド並列化
- Authors: Gregory Boyd,
- Abstract要約: LCU(Linear Combination of Unitaries)は、演算子のブロック符号化のための強力なスキームであるが、高いオーバーヘッドに悩まされている。
本稿では,LCUの並列化,特にLCUのSELECTサブルーチンについて論じる。
また、本研究の主な成果であるQROM回路の並列化についても論じる。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: The Linear Combination of Unitaries (LCU) method is a powerful scheme for the block encoding of operators but suffers from high overheads. In this work, we discuss the parallelisation of LCU and in particular the SELECT subroutine of LCU based on partitioning of observables into groups of commuting operators, as well as the use of adaptive circuits and teleportation that allow us to perform required Clifford circuits in constant depth. We additionally discuss the parallelisation of QROM circuits which are a special case of our main results, and provide methods to parallelise the action of multi-controlled gates on the control register. We only require an $O(\log n)$ factor increase in the number of qubits in order to produce a significant depth reduction, with prior work suggesting that for molecular Hamiltonians, the depth saving is $O(n)$, and numerics indicating depth savings of a factor approximately $n/2$. The implications of our method in the fault-tolerant setting are also considered, noting that parallelisation reduces the $T$-depth by the same factor as the logical algorithm, without changing the $T$-count, and that our method can significantly reduce the overall space-time volume of the computation, even when including the increased number of $T$ factories required by parallelisation.
- Abstract（参考訳）: リニアコンビネーション・オブ・ユニタリー(LCU)法は演算子のブロック符号化の強力なスキームであるが、高いオーバーヘッドに悩まされている。
本稿では,LCUの並列化,特にLCUのSELECTサブルーチンについて,可観測粒子を通勤演算子の群に分割した上で,必要なクリフォード回路を一定深さで実行可能にする適応回路とテレポーテーションの利用について論じる。
また,本研究の主な事例であるQROM回路の並列化について考察し,制御レジスタ上の多制御ゲートの動作を並列化する手法を提案する。
分子ハミルトニアンの場合、深度保存は$O(n)$であり、約$n/2$であることを示す数値は$O(n)$である。
また, 並列化によって要求されるT$ファクトリ数が増加する場合でも, 並列化が$T$-countを変更することなく, 論理アルゴリズムと同じ係数で$T$-depthを低減し, 計算全体の時空間容積を大幅に削減できることを示す。
関連論文リスト
- Distributed quantum logic algorithm [0.0]
本研究は、並列ゲート実行を可能にする補助量子ビットを導入して回路深さを低減する方法を検討する。
深さ$Oleft(M n2right)$,$M = M(n)$は、深さ$Oleft(log_2(M) n2right)$で操作する深さ$Oleft(M nright)$ qubitsの回路に変換可能であることを示す。
論文 参考訳（メタデータ） (2024-11-18T19:08:07Z) - Low Depth Phase Oracle Using a Parallel Piecewise Circuit [3.629687485125086]
位相 $exp(i f(x))$ を計算基底状態 $left| x right>$ に適用する重要なタスクについて検討する。
また、ターゲット qubit を$f(x)$ に依存する角度で回転させる密接な関連するタスクについても検討する。
論文 参考訳（メタデータ） (2024-09-06T19:57:13Z) - On the Constant Depth Implementation of Pauli Exponentials [49.48516314472825]
任意の指数を$mathcalO(n)$ ancillae と 2体 XX と ZZ の相互作用を用いて一定深さの回路に分解する。
クビットリサイクルの恩恵を受ける回路の書き直し規則を導入し,本手法の正しさを実証する。
論文 参考訳（メタデータ） (2024-08-15T17:09:08Z) - Fast and Parallelizable Logical Computation with Homological Product Codes [3.4338109681532027]
高速量子低密度パリティチェック(qLDPC)符号は、量子ビット数を減少させるルートを約束するが、低空間コストを維持しながら計算を行うには、演算のシリアライズと余分な時間コストが必要である。
我々はqLDPC符号の高速かつ並列化可能な論理ゲートを設計し、量子加算器のようなアルゴリズム上の重要なサブルーチンに対するその有用性を実証した。
論文 参考訳（メタデータ） (2024-07-26T03:49:59Z) - Chain of Thought Empowers Transformers to Solve Inherently Serial Problems [57.58801785642868]
思考の連鎖(CoT)は、算術や記号的推論タスクにおいて、大きな言語モデル(LLM)の精度を向上させるための非常に効果的な方法である。
この研究は、表現性のレンズを通してデコーダのみの変換器に対するCoTのパワーを理論的に理解する。
論文 参考訳（メタデータ） (2024-02-20T10:11:03Z) - DeepPCR: Parallelizing Sequential Operations in Neural Networks [4.241834259165193]
我々は、ニューラルネットワークの推論とトレーニングを高速化するために、典型的にはシーケンシャルな操作を並列化する新しいアルゴリズムであるDeepPCRを紹介する。
DeepPCRは、特定の方程式系の解法として$L$のステップ列を解釈し、並列サイクル還元アルゴリズムを用いて回復する。
アルゴリズムの理論的に低い複雑性を検証し,高速化のための機構を同定するために,多層パーセプトロンの前方・後方パスの並列化におけるDeepPCRの有効性を検証した。
論文 参考訳（メタデータ） (2023-09-28T10:15:30Z) - Matching Pursuit Based Scheduling for Over-the-Air Federated Learning [67.59503935237676]
本稿では,フェデレートラーニング手法を用いて,オーバー・ザ・エアラーニングのための低複雑さデバイススケジューリングアルゴリズムのクラスを開発する。
最先端の提案方式と比較すると,提案方式は極めて低効率なシステムである。
提案手法の有効性は,CIFARデータセットを用いた実験により確認した。
論文 参考訳（メタデータ） (2022-06-14T08:14:14Z) - Optimization-based Block Coordinate Gradient Coding for Mitigating
Partial Stragglers in Distributed Learning [58.91954425047425]
本稿では,分散学習における部分トラグラーの緩和を目的とした,新たな勾配符号化方式を提案する。
L の符号パラメータを L に表わした勾配座標符号化方式を提案する。
論文 参考訳（メタデータ） (2022-06-06T09:25:40Z) - Surface code compilation via edge-disjoint paths [0.0]
本研究では, アシラの端解離経路を一定深さで接続した量子ビット上に, 多数の長距離ペアを一定深度で生成する方法を示す。
これはEdge-Disjoint Paths Compilationアルゴリズムの中核となる部分です。
並列な結び目から構築した回路や、マルチ制御された$X$ゲートを実装した回路では、性能が大幅に向上した。
論文 参考訳（メタデータ） (2021-10-21T21:40:43Z) - Accurate methods for the analysis of strong-drive effects in parametric
gates [94.70553167084388]
正確な数値と摂動解析手法を用いて効率的にゲートパラメータを抽出する方法を示す。
我々は,$i$SWAP, Control-Z, CNOT など,異なる種類のゲートに対する最適操作条件を同定する。
論文 参考訳（メタデータ） (2021-07-06T02:02:54Z) - Minimal Filtering Algorithms for Convolutional Neural Networks [82.24592140096622]
我々は,M=3,5,7,9,11の基本的なフィルタリング操作を実装するための完全並列ハードウェア指向アルゴリズムを開発した。
各ケースにおける提案アルゴリズムの完全な並列ハードウェア実装は、組込み乗算器の数を約30%削減する。
論文 参考訳（メタデータ） (2020-04-12T13:18:25Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。