論文の概要: Skipping Scheme for Gate-hiding Garbled Circuits
- arxiv url: http://arxiv.org/abs/2312.02514v1
- Date: Tue, 5 Dec 2023 05:38:09 GMT
- ステータス: 処理完了
- システム内更新日: 2024-03-18 13:05:51.124277
- Title: Skipping Scheme for Gate-hiding Garbled Circuits
- Title（参考訳）: ゲートヒーディングガルブレンド回路のスキッピング方式
- Authors: Ke Lin,
- Abstract要約: ゲートを隠蔽するガーブラード回路は、時間コストを大幅に削減する可能性がある。
本方式では,回路全体を計算する必要をなくし,不要な実行経路を回避するためにスキップゲートを導入する。
半正直シナリオにおけるシミュレーションベースと対称性ベースのセキュリティを組み合わせたハイブリッドセキュリティの証明を行い,ゲートヒディング条件下でのセキュリティの実証を行った。
- 参考スコア（独自算出の注目度）: 7.843067454031
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: In classic settings of garbled circuits, each gate type is leaked to improve both space and speed optimization. Zahur et al. have shown in EUROCRYPT 2015 that a typical linear garbling scheme requires at least two $\lambda$-bit elements per gate with a security parameter of $\lambda$, which limits their efficiency. In contrast to typical garbled circuits, gate-hiding garbled circuits have the potential to drastically reduce time costs, although they have been underappreciated. We propose the first skipping scheme for gate-hiding garbled circuits to enhance the efficiency of evaluation by observing prime implicants. Our scheme introduces skip gates to eliminate the need to calculate the entire circuit, enabling unnecessary execution paths to be avoided. We also introduce two variants of our scheme that balance security with parallelism. A proof of hybrid security that combines simulation-based and symmetry-based security in semi-honest scenarios is presented to demonstrate its security under gate-hiding conditions. Our scheme will inspire new directions to improve the general garbling scheme and lead to more practical ones.
- Abstract（参考訳）: ガーブラード回路の古典的な設定では、各ゲートタイプは、空間と速度の最適化の両方を改善するためにリークされる。
Zahur氏らはEUROCRYPT 2015で、典型的な線形ガーブリングスキームは1ゲートあたり少なくとも2$\lambda$-bit要素を必要とし、セキュリティパラメータは$\lambda$である。
一般的なガーブラード回路とは対照的に、ゲートを隠蔽するガーブラード回路は、過小評価されているにもかかわらず、時間コストを大幅に削減する可能性がある。
そこで本研究では,ゲートハイディング型ガーブラード回路の最初のスキップ方式を提案し,プライマリ・インプリカントを観察することで評価の効率化を図る。
本方式では,回路全体を計算する必要をなくし,不要な実行経路を回避するためにスキップゲートを導入する。
また、並列性とセキュリティのバランスをとる2つの方法を紹介します。
半正直シナリオにおけるシミュレーションベースと対称性ベースのセキュリティを組み合わせたハイブリッドセキュリティの証明を行い,ゲートヒディング条件下でのセキュリティの実証を行った。
我々のスキームは、一般的なギャリングのスキームを改良し、より実用的なものへと導くために、新しい方向性を刺激する。
関連論文リスト
- Finding Transformer Circuits with Edge Pruning [71.12127707678961]
自動回路発見の効率的かつスケーラブルなソリューションとしてエッジプルーニングを提案する。
本手法は,従来の手法に比べてエッジ数の半分未満のGPT-2の回路を探索する。
その効率のおかげで、Edge PruningをCodeLlama-13Bにスケールしました。
論文 参考訳（メタデータ） (2024-06-24T16:40:54Z) - Fast Evaluation of S-boxes with Garbled Circuits [4.036372578802888]
ガーブリングスキームは、プライバシ保護プロトコルとセキュアな双方向計算のための重要なプリミティブである。
本稿では,XORと単射影ゲートからなる回路において,2n$の値をワイヤに割り当てる射影ガーブリング方式を提案する。
置換置換置換暗号の評価により,提案方式の性能解析を行う。
論文 参考訳（メタデータ） (2024-05-31T09:07:44Z) - One Gate Scheme to Rule Them All: Introducing a Complex Yet Reduced Instruction Set for Quantum Computing [8.478982715648547]
$XX+YY$結合を持つキュービットのスキームは、単一キュービットゲートまでの任意の2キュービットゲートを実現する。
一般的な$n$-qubitゲート合成、量子ボリューム、キュービットルーティングなど、様々な応用において顕著な改善が見られた。
論文 参考訳（メタデータ） (2023-12-09T19:30:31Z) - Adaptive Planning Search Algorithm for Analog Circuit Verification [53.97809573610992]
シミュレーションの少ない機械学習(ML)アプローチを提案する。
提案手法により,OCCを全回路の仕様に近づけることができることを示す。
論文 参考訳（メタデータ） (2023-06-23T12:57:46Z) - Cat-qubit-inspired gate on cos($2\theta$) qubits [77.34726150561087]
我々はKerr-cat量子ビットのノイズバイアス保存ゲートにインスパイアされた1量子ビット$Z$ゲートを導入する。
このスキームは、 qubit と ancilla qubit の間のビームスプリッターのような変換を通じて位相空間の $pi$ 回転に依存する。
論文 参考訳（メタデータ） (2023-04-04T23:06:22Z) - Realization of Scalable Cirac-Zoller Multi-Qubit Gates [5.309268373861329]
量子コンピューティングの普遍性は、任意の量子計算タスクを 1 と 2 の量子ビット上で動く有限個の論理ゲートに分解できることを示している。
実用的なプロセッサ設計は、2キュービット以上で動作するマルチキュービットゲートの可用性から大きな恩恵を受ける。
ここでは、完全プログラマブルでスケーラブルなCirac-Zollerゲートを実現するために、長いイオン鎖の新たな性能利点を利用する。
論文 参考訳（メタデータ） (2023-01-18T14:34:24Z) - Fast and Robust Geometric Two-Qubit Gates for Superconducting Qubits and
beyond [0.0]
マルチレベル量子ビットシステムにおいて,ロバストな2量子ビットゲートを実現する手法を提案する。
提案手法は,原子プラットフォームに提案されているSTIRAPベースのゲートよりも極めて単純である。
ショートカット・トゥ・アディバティティティ・アプローチを用いて,我々のゲートをどのように加速できるかを示す。
論文 参考訳（メタデータ） (2022-08-08T16:22:24Z) - Robustness of a universal gate set implementation in transmon systems
via Chopped Random Basis optimal control [50.591267188664666]
CNOT, Hadamard, phase と $pi/8$ gates から構成される汎用2量子ゲートセットのトランスモン系システムに対する実装を数値解析的に検討する。
このようなゲートを実装するための制御信号は、目標ゲート不忠実度が10-2$のチョッペランダムバス最適制御技術を用いて得られる。
論文 参考訳（メタデータ） (2022-07-27T10:55:15Z) - Software mitigation of coherent two-qubit gate errors [55.878249096379804]
2量子ゲートは量子コンピューティングの重要な構成要素である。
しかし、量子ビット間の不要な相互作用(いわゆる寄生ゲート)は、量子アプリケーションの性能を低下させる。
寄生性2ビットゲート誤差を軽減するための2つのソフトウェア手法を提案する。
論文 参考訳（メタデータ） (2021-11-08T17:37:27Z) - Systematic error tolerant multiqubit holonomic entangling gates [11.21912040660678]
我々は,光アレイや超伝導回路に閉じ込められたRydberg原子を用いて,高忠実なホロノミック$(N+1)$-qubit制御ゲートを実現することを提案する。
我々の研究は、リドベルク原子を光アレイや超伝導回路に閉じ込めた、堅牢な多ビットゲートを構築するための新しい道筋を開拓した。
論文 参考訳（メタデータ） (2020-12-05T03:00:47Z) - Hardware-Encoding Grid States in a Non-Reciprocal Superconducting
Circuit [62.997667081978825]
本稿では、非相互デバイスと、基底空間が2倍縮退し、基底状態がGottesman-Kitaev-Preskill(GKP)符号の近似符号であるジョセフソン接合からなる回路設計について述べる。
この回路は、電荷やフラックスノイズなどの超伝導回路の一般的なノイズチャネルに対して自然に保護されており、受動的量子誤差補正に使用できることを示唆している。
論文 参考訳（メタデータ） (2020-02-18T16:45:09Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。