論文の概要: Linear Depth QFT over IBM Heavy-hex Architecture

• arxiv url: http://arxiv.org/abs/2402.09705v1
• Date: Thu, 15 Feb 2024 04:41:31 GMT
• ステータス: 処理完了
• システム内更新日: 2024-02-16 17:04:38.520490
• Title: Linear Depth QFT over IBM Heavy-hex Architecture
• Title（参考訳）: IBMヘビーヘックスアーキテクチャ上の線形深さQFT
• Authors: Xiangyu Gao, Yuwei Jin, Minghao Guo, Henry Chen, Eddy Z. Zhang
• Abstract要約: 我々は,既存のIBMヘビーヘックスアーキテクチャに対する量子フーリエ変換回路の効率的なマッピング手法を提案する。 この計算は、これらの構造の時間的複雑さに対して線形深さ上限が存在することを示している。 これらの結果は、最先端の手法よりも優れている。
• 参考スコア（独自算出の注目度）: 5.452714742737149
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Compiling a given quantum algorithm into a target hardware architecture is a challenging optimization problem. The compiler must take into consideration the coupling graph of physical qubits and the gate operation dependencies. The existing noise in hardware architectures requires the compilation to use as few running cycles as possible. Existing approaches include using SAT solver or heuristics to complete the mapping but these may cause the issue of either long compilation time (e.g., timeout after hours) or suboptimal compilation results in terms of running cycles (e.g., exponentially increasing number of total cycles). In this paper, we propose an efficient mapping approach for Quantum Fourier Transformation (QFT) circuits over the existing IBM heavy-hex architecture. Such proposal first of all turns the architecture into a structure consisting of a straight line with dangling qubits, and then do the mapping over this generated structure recursively. The calculation shows that there is a linear depth upper bound for the time complexity of these structures and for a special case where there is 1 dangling qubit in every 5 qubits, the time complexity is 5N+O(1). All these results are better than state of the art methods.
• Abstract（参考訳）: 与えられた量子アルゴリズムをターゲットのハードウェアアーキテクチャにコンパイルすることは、最適化の問題である。 コンパイラは物理キュービットの結合グラフとゲート操作の依存関係を考慮に入れなければならない。 ハードウェアアーキテクチャの既存のノイズは、可能な限り実行サイクルの少ないコンパイルを必要とする。 既存のアプローチでは、マッピングを完遂するためにsatソルバやヒューリスティックスを使うが、これは長いコンパイル時間(例えば、時間経過後のタイムアウト)か、実行サイクル(例えば、指数関数的に増加する総サイクル数)の観点で準最適コンパイル結果の問題を引き起こす可能性がある。 本稿では,既存のIBMヘビーヘックスアーキテクチャに対する量子フーリエ変換(QFT)回路の効率的なマッピング手法を提案する。 このような提案は、まずアーキテクチャをダングリングキュービットを持つ直線からなる構造に変換し、次に生成された構造を再帰的にマッピングする。 この計算により、これらの構造の時間的複雑さに対して線形深度上限が存在し、特別な場合、5キュービットごとに1個のダングリングキュービットが存在する場合、時間的複雑さは5N+O(1)となる。 これらの結果は、最先端の手法よりも優れている。

関連論文リスト

• Comparison of Superconducting NISQ Architectures [0.0]
  我々は、GoogleのSycamore、IBMのHeavy-Hex、RigettiのAspen、Ankaaといった超伝導アーキテクチャを研究している。 また、これらのアーキテクチャをターゲットにしたコンパイルツールも研究しています。
  論文  参考訳（メタデータ） (2024-09-03T17:12:08Z)
• Tractable Bounding of Counterfactual Queries by Knowledge Compilation [51.47174989680976]
  本稿では, パール構造因果モデルにおいて, 因果関係などの部分的特定可能なクエリのバウンダリングの問題について議論する。 最近提案された反復EMスキームは初期化パラメータをサンプリングしてそれらの境界を内部近似する。 シンボルパラメータを実際の値に置き換えた回路構造を,単一のシンボル知識コンパイルによって得られることを示す。
  論文  参考訳（メタデータ） (2023-10-05T07:10:40Z)
• INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order Gradient Computations in Implicit Neural Representation Processing [66.00729477511219]
  計算グラフとして表される関数を考えると、従来のアーキテクチャはn階勾配を効率的に計算する上で困難に直面している。 InR-Archは,n階勾配の計算グラフをハードウェア最適化データフローアーキテクチャに変換するフレームワークである。 1.8-4.8x と 1.5-3.6x の高速化を CPU と GPU のベースラインと比較した結果を示す。
  論文  参考訳（メタデータ） (2023-08-11T04:24:39Z)
• Compiling Quantum Circuits for Dynamically Field-Programmable Neutral Atoms Array Processors [5.012570785656963]
  動的にフィールドプログラマブルな量子ビットアレイ(DPQA)が量子情報処理のための有望なプラットフォームとして登場した。 本稿では,複数の配列を含むDPQAアーキテクチャについて考察する。 DPQAをベースとしたコンパイル回路では,グリッド固定アーキテクチャに比べてスケーリングオーバヘッドが小さくなることを示す。
  論文  参考訳（メタデータ） (2023-06-06T08:13:10Z)
• Quantum Circuit Optimization and Transpilation via Parameterized Circuit Instantiation [0.0]
  本稿では,回路最適化とゲートセットトランスパイレーションという2つの一般的なコンパイルステップにおいて,インスタンス化を適用するアルゴリズムについて述べる。 回路最適化アルゴリズムは、他の最適化コンパイラよりも平均13%少ないゲートを持つ回路を生成する。 我々のゲートセットトランスパイレーションアルゴリズムは、任意のゲートセットをターゲットとし、複数の2キュービットゲートをセットし、他のコンパイラよりも平均12%少ない2キュービットゲートの回路を生成する。
  論文  参考訳（メタデータ） (2022-06-16T02:22:08Z)
• Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
  我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。 問題の大きさと問題グラフの次数で指数関数的に増大する。 これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
  論文  参考訳（メタデータ） (2022-01-06T21:02:30Z)
• A Structured Method for Compilation of QAOA Circuits in Quantum Computing [5.560410979877026]
  2ビットゲートを並べ替える柔軟性により、コンパイラ最適化により、より深い深さ、ゲート数、忠実度で回路を生成することができる。 多次元量子アーキテクチャ上の任意のコンパイルQAOA回路に対して線形深さを保証する構造的手法を提案する。 全体として、最大1024キュービットの回路を10秒でコンパイルでき、深さ3.8倍のスピードアップ、ゲート数17%の削減、回路ESPの18倍の改善が可能である。
  論文  参考訳（メタデータ） (2021-12-12T04:00:45Z)
• Enabling Retargetable Optimizing Compilers for Quantum Accelerators via a Multi-Level Intermediate Representation [78.8942067357231]
  我々は、最適化され、再ターゲット可能で、事前コンパイルが可能なマルチレベル量子古典中間表現(IR)を提案する。 ゲートベースのOpenQASM 3言語全体をサポートし、共通量子プログラミングパターンのカスタム拡張と構文の改善を提供します。 私たちの研究は、通常のPythonのアプローチよりも1000倍高速で、スタンドアロンの量子言語コンパイラよりも5～10倍高速なコンパイル時間を実現しています。
  論文  参考訳（メタデータ） (2021-09-01T17:29:47Z)
• Towards Accurate and Compact Architectures via Neural Architecture Transformer [95.4514639013144]
  計算コストを増すことなくパフォーマンスを向上させるために、アーキテクチャ内の操作を最適化する必要がある。 我々は最適化問題をマルコフ決定プロセス(MDP)にキャストするニューラルアーキテクチャ変換器(NAT)法を提案している。 NAT++(Neural Architecture Transformer++)メソッドを提案し、アーキテクチャ最適化のパフォーマンスを改善するために、候補遷移のセットをさらに拡大する。
  論文  参考訳（メタデータ） (2021-02-20T09:38:10Z)
• Deterministic Algorithms for Compiling Quantum Circuits with Recurrent Patterns [0.0]
  現在の量子プロセッサはノイズが多く、コヒーレンスと不完全なゲートの実装が限られている。 本稿では、繰り返し量子回路パターンを時間内にコンパイルするための新しい決定論的アルゴリズムを提案する。 我々の解は、RyRz回路上で未整合結果を生成する。
  論文  参考訳（メタデータ） (2021-02-17T13:59:12Z)
• Extending C++ for Heterogeneous Quantum-Classical Computing [56.782064931823015]
  qcorはC++とコンパイラの実装の言語拡張で、異種量子古典プログラミング、コンパイル、単一ソースコンテキストでの実行を可能にする。 我々の研究は、量子言語で高レベルな量子カーネル(関数)を表現できる、第一種C++コンパイラを提供する。
  論文  参考訳（メタデータ） (2020-10-08T12:49:07Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。