論文の概要: Prime+Retouch: When Cache is Locked and Leaked
- arxiv url: http://arxiv.org/abs/2402.15425v1
- Date: Fri, 23 Feb 2024 16:34:49 GMT
- ステータス: 処理完了
- システム内更新日: 2024-03-18 07:28:31.110858
- Title: Prime+Retouch: When Cache is Locked and Leaked
- Title（参考訳）: Prime+Retouch: キャッシュがロックされてリークされたとき
- Authors: Jaehyuk Lee, Fan Sang, Taesoo Kim,
- Abstract要約: 現代のコモディティCPU上のキャッシュは、サイドチャネルリークの主な原因の1つになっている。
キャッシュベースのサイドチャネル攻撃を防ぐため、2種類の対策が提案されている。
これらの防御策を完全に回避するPrime+Retouch攻撃を提示する。
- 参考スコア（独自算出の注目度）: 8.332926136722296
- License: http://creativecommons.org/licenses/by-nc-sa/4.0/
- Abstract: Caches on the modern commodity CPUs have become one of the major sources of side-channel leakages and been abused as a new attack vector. To thwart the cache-based side-channel attacks, two types of countermeasures have been proposed: detection-based ones that limit the amount of microarchitectural traces an attacker can leave, and cache prefetching-and-locking techniques that claim to prevent such leakage by disallowing evictions on sensitive data. In this paper, we present the Prime+Retouch attack that completely bypasses these defense schemes by accurately inferring the cache activities with the metadata of the cache replacement policy. Prime+Retouch has three noticeable properties: 1) it incurs no eviction on the victim's data, allowing us to bypass the two known mitigation schemes, 2) it requires minimal synchronization of only one memory access to the attacker's pre-primed cache lines, and 3) it leaks data via non-shared memory, yet because underlying eviction metadata is shared. We demonstrate Prime+Retouch in two architectures: predominant Intel x86 and emerging Apple M1. We elucidate how Prime+Retouch can break the T-table implementation of AES with robust cache side-channel mitigations such as Cloak, under both normal and SGX-protected environments. We also manifest feasibility of the Prime+Retouch attack on the M1 platform imposing more restrictions where the precise measurement tools such as core clock cycle timer and performance counters are inaccessible to the attacker. Furthermore, we first demystify undisclosed cache architecture and its eviction policy of L1 data cache on Apple M1 architecture. We also devise a user-space noise-free cache monitoring tool by repurposing Intel TSX.
- Abstract（参考訳）: 現代のコモディティCPUのキャッシュは、サイドチャネルリークの主な原因の1つとなり、新たな攻撃ベクタとして悪用されている。
キャッシュベースのサイドチャネル攻撃を防ぐために、攻撃者が立ち去ることができるマイクロアーキテクチャトレースの量を制限する検出ベースの攻撃と、機密データに対する排除を許すことでそのような漏洩を防ぐと主張するプリフェッチ・アンド・ロック技術という2つの対策が提案されている。
本稿では,キャッシュ置換ポリシーのメタデータを用いて,キャッシュアクティビティを正確に推論することにより,これらの防御スキームを完全に回避するPrime+Retouch攻撃を提案する。
Prime+Retouchには3つの特徴がある。
1) 2つの既知の緩和策を回避できるように, 被害者のデータを無断で排除する。
2)攻撃者のプリプドキャッシュラインへの1つのメモリアクセスの最小限の同期が必要である。
3)非共有メモリを通じてデータをリークするが、基本的な消去メタデータが共有されているためである。
メインストリームのIntel x86と、新しいApple M1の2つのアーキテクチャでPrime+Retouchをデモします。
我々は、通常のおよびSGX保護環境下で、Clakのような堅牢なキャッシュサイドチャネル緩和により、Prime+RetouchがAESのTテーブル実装を破る方法を明らかにする。
また、M1プラットフォームに対するPrime+Retouch攻撃の可能性を示すとともに、コアクロックサイクルタイマやパフォーマンスカウンタなどの正確な測定ツールが攻撃者にアクセスできない場合に、より多くの制約を課す。
さらに,Apple M1 アーキテクチャ上でのキャッシュの非開示化と L1 データキャッシュの排除ポリシーを最初に検討した。
また,Intel TSXを再利用し,ユーザ空間のノイズフリーキャッシュ監視ツールを考案した。
関連論文リスト
- Efficient Inference of Vision Instruction-Following Models with Elastic Cache [76.44955111634545]
我々は,命令追従型大規模視覚言語モデルの効率的なデプロイのための新しい戦略であるElastic Cacheを紹介する。
本稿では,冗長キャッシュを具現化する重要なキャッシュマージ戦略を提案する。
命令符号化では,キャッシュの重要性を評価するために周波数を利用する。
様々なLVLMの結果は、Elastic Cacheが効率を向上するだけでなく、言語生成における既存のプルーニングメソッドよりも優れていることを示している。
論文 参考訳（メタデータ） (2024-07-25T15:29:05Z) - SEA Cache: A Performance-Efficient Countermeasure for Contention-based Attacks [4.144828482272047]
既存のセキュアキャッシュ設計であるCEASER-SHキャッシュを拡張し,SEAキャッシュを提案する。
両方のキャッシュにおける新しいキャッシュ構成は論理的連想性であり、キャッシュラインをマッピングされたキャッシュセットだけでなく、その後のキャッシュセットにも配置することができる。
8の論理的連想性を持つCEASER-SHキャッシュと比較すると、通常の保護ユーザに対して1の論理的連想性を持つSEAキャッシュ、高保護ユーザに対して16のSEAキャッシュは、通常の保護下でのユーザに対して約0.6%減少し、競合ベースの攻撃に対するより優れたセキュリティを提供するCycles Per Instructionペナルティを持つ。
論文 参考訳（メタデータ） (2024-05-30T13:12:53Z) - PCG: Mitigating Conflict-based Cache Side-channel Attacks with Prefetching [6.884097465523025]
本稿ではPCGと呼ばれる新しいプリフェッチ方式を提案する。
被害者関係のキャッシュ占有率の変更を追加し、攻撃者を妨害するために被害者関連のキャッシュ占有率の変更を減らすことを組み合わせている。
PCGは平均パフォーマンスが1.64%向上し、ハードウェアリソース消費の1.26%のオーバーヘッドしか発生しない。
論文 参考訳（メタデータ） (2024-05-06T07:26:53Z) - Get More with LESS: Synthesizing Recurrence with KV Cache Compression for Efficient LLM Inference [78.65321721142624]
我々はキー値(KV)キャッシュによって課されるメモリボトルネックに焦点を当てる。
既存のKVキャッシュ手法は、比較的重要でないKVペアの大きなスワストを刈り取ったり、取り除いたりすることでこの問題に対処する。
本稿では,固定サイズキャッシュと退避型キャッシュを簡易に統合したLESSを提案する。
論文 参考訳（メタデータ） (2024-02-14T18:54:56Z) - Weak-to-Strong Jailbreaking on Large Language Models [96.50953637783581]
大規模言語モデル(LLM)は、ジェイルブレイク攻撃に対して脆弱である。
既存のジェイルブレイク法は計算コストがかかる。
我々は、弱々しく強固な脱獄攻撃を提案する。
論文 参考訳（メタデータ） (2024-01-30T18:48:37Z) - Model Supply Chain Poisoning: Backdooring Pre-trained Models via Embedding Indistinguishability [61.549465258257115]
そこで我々は,PTMに埋め込まれたバックドアをモデルサプライチェーンに効率的に移動させる,新しい,より厳しいバックドア攻撃であるTransTrojを提案する。
実験の結果,本手法はSOTAタスク非依存のバックドア攻撃より有意に優れていた。
論文 参考訳（メタデータ） (2024-01-29T04:35:48Z) - On the Amplification of Cache Occupancy Attacks in Randomized Cache Architectures [11.018866935621045]
MIRAGEは,エビクションベースの攻撃に対して耐性があるといわれ,キャッシュ占有率の増大を図っている。
我々は,MIRAGEのグローバルな消去特性を利用して,バイトレベルの粒度を持つ被覆チャネルを実証する。
攻撃ベクトルを拡張して、ワークロードのサイドチャネル、テンプレートベースのフィンガープリントをクロスコア設定に含めます。
論文 参考訳（メタデータ） (2023-10-08T14:06:06Z) - Random and Safe Cache Architecture to Defeat Cache Timing Attacks [5.142233612851766]
キャッシュは、メモリアクセスの処理に要する時間が異なるため、秘密情報を漏洩するために悪用されている。
攻撃と防御の空間を体系的に把握し、既存の防御がすべてのキャッシュタイミング攻撃に対処していないことを示す。
我々はRandom and Safe(RaS)キャッシュアーキテクチャを提案する。
論文 参考訳（メタデータ） (2023-09-28T05:08:16Z) - Backdoor Attack with Sparse and Invisible Trigger [57.41876708712008]
ディープニューラルネットワーク(DNN)は、バックドア攻撃に対して脆弱である。
バックドアアタックは、訓練段階の脅威を脅かしている。
軽度で目に見えないバックドアアタック(SIBA)を提案する。
論文 参考訳（メタデータ） (2023-05-11T10:05:57Z) - BackCache: Mitigating Contention-Based Cache Timing Attacks by Hiding Cache Line Evictions [7.46215723037597]
L1データキャッシュ攻撃は、重大なプライバシーと機密性の脅威を引き起こす。
BackCacheは常にキャッシュミスではなくキャッシュヒットを達成し、L1データキャッシュに対する競合ベースのキャッシュタイミング攻撃を軽減します。
BackCacheは、解放されたキャッシュラインをL1データキャッシュから完全に連想的なバックアップキャッシュに配置して、排除を隠蔽する。
論文 参考訳（メタデータ） (2023-04-20T12:47:11Z) - Quantum Proofs of Deletion for Learning with Errors [91.3755431537592]
完全同型暗号方式として, 完全同型暗号方式を初めて構築する。
我々の主要な技術要素は、量子証明器が古典的検証器に量子状態の形でのLearning with Errors分布からのサンプルが削除されたことを納得させる対話的プロトコルである。
論文 参考訳（メタデータ） (2022-03-03T10:07:32Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。