論文の概要: Chiplet Placement Order Exploration Based on Learning to Rank with Graph Representation

• arxiv url: http://arxiv.org/abs/2404.04943v1
• Date: Sun, 7 Apr 2024 12:40:37 GMT
• ステータス: 処理完了
• システム内更新日: 2024-04-09 18:22:15.455281
• Title: Chiplet Placement Order Exploration Based on Learning to Rank with Graph Representation
• Title（参考訳）: グラフ表現によるランク付け学習に基づくチプレット配置順序探索
• Authors: Zhihui Deng, Yuanyuan Duan, Leilai Shao, Xiaolei Zhu,
• Abstract要約: 逐次配置法としての強化学習の導入により,各チップレットの最適配置順序を決定する新たな課題がもたらされた。 本稿では,強化学習フレームワーク RLPlanner に基づくグラフ表現を用いた学習手法を提案する。 実験結果から,ネットワークのランク付けに学習から得られる配置順序を利用することで,システム温度とチップ間ワイヤ長がさらに向上することが示唆された。
• 参考スコア（独自算出の注目度）: 0.3305234744011984
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Chiplet-based systems, integrating various silicon dies manufactured at different integrated circuit technology nodes on a carrier interposer, have garnered significant attention in recent years due to their cost-effectiveness and competitive performance. The widespread adoption of reinforcement learning as a sequential placement method has introduced a new challenge in determining the optimal placement order for each chiplet. The order in which chiplets are placed on the interposer influences the spatial resources available for earlier and later placed chiplets, making the placement results highly sensitive to the sequence of chiplet placement. To address these challenges, we propose a learning to rank approach with graph representation, building upon the reinforcement learning framework RLPlanner. This method aims to select the optimal chiplet placement order for each chiplet-based system. Experimental results demonstrate that compared to placement order obtained solely based on the descending order of the chiplet area and the number of interconnect wires between the chiplets, utilizing the placement order obtained from the learning to rank network leads to further improvements in system temperature and inter-chiplet wirelength. Specifically, applying the top-ranked placement order obtained from the learning to rank network results in a 10.05% reduction in total inter-chiplet wirelength and a 1.01% improvement in peak system temperature during the chiplet placement process.
• Abstract（参考訳）: チップレットベースのシステムは、様々な集積回路技術ノードで製造された様々なシリコンダイスをキャリアインターポーザに統合し、コスト効率と競争性能のために近年大きな注目を集めている。 逐次配置法としての強化学習の普及により,各チップレットの最適配置順序を決定する新たな課題がもたらされた。 インターポーザにチップレットを配置する順序は、それ以前に設置したチップレットの空間資源に影響を与え、チップレット配置の順序に非常に敏感な配置結果となる。 これらの課題に対処するために,強化学習フレームワーク RLPlanner 上に構築したグラフ表現を用いた学習手法を提案する。 本手法は,各チップレットベースのシステムに対して最適なチップレット配置順序を選択することを目的とする。 実験結果から,チップレット領域の降下順序とチップレット間の配線数のみに基づいて得られる配置順序と比較して,学習ネットワークから得られる配置順序を利用して,システム温度とチップレット間ワイヤ長のさらなる改善が得られた。 具体的には、学習から得られたトップランクの配置順序をランク付けネットワークに適用すると、チップレットの配置過程において、チップレット間のワイヤ長が10.05%減少し、ピーク系温度が1.01%向上する。

関連論文リスト

• Non-Overlapping Placement of Macro Cells based on Reinforcement Learning in Chip Design [20.500468654567033]
  本稿では,強化学習に基づくエンドツーエンド配置手法SRLPlacerを提案する。 パブリックベンチマークISPD2005で評価することにより,提案したSRLPlacerはマクロセル間の重複問題を効果的に解決することができる。
  論文  参考訳（メタデータ） (2024-07-26T04:15:54Z)
• Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms [77.71341200638416]
  ChiPBenchはAIベースのチップ配置アルゴリズムの有効性を評価するために設計されたベンチマークである。 評価のために、さまざまなドメイン(CPU、GPU、マイクロコントローラなど)から20の回路を集めました。 その結果, 単点アルゴリズムの中間距離が支配的であったとしても, 最終的なPPA結果は満足できないことがわかった。
  論文  参考訳（メタデータ） (2024-07-03T03:29:23Z)
• PreRoutGNN for Timing Prediction with Order Preserving Partition: Global Circuit Pre-training, Local Delay Learning and Attentional Cell Modeling [84.34811206119619]
  本稿では,事前のタイミング予測に対する2段階のアプローチを提案する。 まず、回路網リストからグローバルグラフ埋め込みを学習するグラフオートエンコーダを事前学習するためのグローバル回路トレーニングを提案する。 第2に、GCN上のメッセージパッシングのための新しいノード更新方式を、学習したグラフ埋め込みと回路グラフのトポロジ的ソートシーケンスに従って使用する。 21個の実世界の回路の実験では、スラック予測のための新しいSOTA R2が0.93で達成され、以前のSOTA法では0.59をはるかに上回っている。
  論文  参考訳（メタデータ） (2024-02-27T02:23:07Z)
• Capsule network with shortcut routing [0.0]
  ショートカットルーティングは、計算不効率に対処するカプセルネットワークにおける新しいルーティング機構である。 ファジィベースのアテンションベースのルーティング手法は、EMルーティングに比べて計算回数を1.42倍と2.5倍に削減する。
  論文  参考訳（メタデータ） (2023-07-14T13:28:35Z)
• Large-Scale Sequential Learning for Recommender and Engineering Systems [91.3755431537592]
  本稿では,現在の状況に適応してパーソナライズされたランキングを提供する自動アルゴリズムの設計に焦点を当てる。 前者はSAROSと呼ばれる新しいアルゴリズムを提案し,インタラクションの順序を学習するためのフィードバックの種類を考慮に入れている。 提案手法は, 電力網の故障検出に対する初期アプローチと比較して, 統計的に有意な結果を示す。
  論文  参考訳（メタデータ） (2022-05-13T21:09:41Z)
• On Joint Learning for Solving Placement and Routing in Chip Design [70.30640973026415]
  本稿では,マクロや標準セルの配置に関するDeepPlaceによる共同学習手法を提案する。 また,DeepPRと呼ばれるマクロ配置とルーティングの両方を満たすための強化学習による共同学習手法も開発している。 本手法は,経験から効果的に学習し,数時間のトレーニングで標準細胞配置の中間配置を提供する。
  論文  参考訳（メタデータ） (2021-10-30T11:41:49Z)
• SPU-Net: Self-Supervised Point Cloud Upsampling by Coarse-to-Fine Reconstruction with Self-Projection Optimization [52.20602782690776]
  実際のスキャンされたスパースデータからトレーニング用の大規模なペアリングスパーススキャンポイントセットを得るのは高価で面倒です。 本研究では,SPU-Net と呼ばれる自己監視型点群アップサンプリングネットワークを提案する。 本研究では,合成データと実データの両方について様々な実験を行い,最先端の教師付き手法と同等の性能が得られることを示す。
  論文  参考訳（メタデータ） (2020-12-08T14:14:09Z)
• Chip Placement with Deep Reinforcement Learning [40.952111701288125]
  チップ配置に対する学習に基づくアプローチを提案する。 従来の方法とは異なり、私たちのアプローチは過去の経験から学び、時間とともに改善する能力を持っています。 6時間以内に、現代の加速器ネットリストに匹敵する超人的あるいは同等の配置を生成できる。
  論文  参考訳（メタデータ） (2020-04-22T17:56:07Z)
• Fitting the Search Space of Weight-sharing NAS with Graph Convolutional Networks [100.14670789581811]
  サンプルサブネットワークの性能に適合するグラフ畳み込みネットワークを訓練する。 この戦略により、選択された候補集合において、より高いランク相関係数が得られる。
  論文  参考訳（メタデータ） (2020-04-17T19:12:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。