論文の概要: CNN-Based Equalization for Communications: Achieving Gigabit Throughput with a Flexible FPGA Hardware Architecture
- arxiv url: http://arxiv.org/abs/2405.02323v1
- Date: Mon, 22 Apr 2024 09:13:47 GMT
- ステータス: 処理完了
- システム内更新日: 2024-05-12 16:00:17.707421
- Title: CNN-Based Equalization for Communications: Achieving Gigabit Throughput with a Flexible FPGA Hardware Architecture
- Title（参考訳）: 通信のためのCNNに基づく等化:柔軟なFPGAハードウェアアーキテクチャによるギガビットスループットの実現
- Authors: Jonas Ney, Christoph Füllner, Vincent Lauinger, Laurent Schmalen, Sebastian Randel, Norbert Wehn,
- Abstract要約: 本稿では、現代の光通信システムのスループット要件を満たすANNベースの等化器の高性能FPGA実装について述べる。
この実装は、アルゴリズムからハードウェアアーキテクチャへの最適化を特徴とする層間設計アプローチに基づいている。
FPGAの実装は40GB以上のスループットを実現し、高性能なグラフィックス処理ユニットより優れている。
- 参考スコア（独自算出の注目度）: 6.081142345739704
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: To satisfy the growing throughput demand of data-intensive applications, the performance of optical communication systems increased dramatically in recent years. With higher throughput, more advanced equalizers are crucial, to compensate for impairments caused by inter-symbol interference (ISI). The latest research shows that artificial neural network (ANN)-based equalizers are promising candidates to replace traditional algorithms for high-throughput communications. On the other hand, not only throughput but also flexibility is a main objective of beyond-5G and 6G communication systems. A platform that is able to satisfy the strict throughput and flexibility requirements of modern communication systems are field programmable gate arrays (FPGAs). Thus, in this work, we present a high-performance FPGA implementation of an ANN-based equalizer, which meets the throughput requirements of modern optical communication systems. Further, our architecture is highly flexible since it includes a variable degree of parallelism (DOP) and therefore can also be applied to low-cost or low-power applications which is demonstrated for a magnetic recording channel. The implementation is based on a cross-layer design approach featuring optimizations from the algorithm down to the hardware architecture, including a detailed quantization analysis. Moreover, we present a framework to reduce the latency of the ANN-based equalizer under given throughput constraints. As a result, the bit error ratio (BER) of our equalizer for the optical fiber channel is around four times lower than that of a conventional one, while the corresponding FPGA implementation achieves a throughput of more than 40 GBd, outperforming a high-performance graphics processing unit (GPU) by three orders of magnitude for a similar batch size.
- Abstract（参考訳）: データ集約型アプリケーションのスループットの増大を満たすため、近年は光通信システムの性能が劇的に向上している。
高いスループットでは、シンボル間干渉(ISI)による障害を補うために、より高度な等化器が不可欠である。
最新の研究は、AIニューラルネットワーク(ANN)ベースの等化器が、従来のアルゴリズムをハイスループット通信に置き換えることを約束していることを示している。
一方,スループットだけでなく柔軟性も,5Gと6G以上の通信システムの主目的である。
現代の通信システムの厳格なスループットと柔軟性要件を満たすことができるプラットフォームは、フィールドプログラマブルゲートアレイ(FPGA)である。
そこで本研究では,現代の光通信システムのスループット要件を満たす,ANNベースの等化器の高性能FPGA実装を提案する。
さらに,このアーキテクチャは可変並列性(DOP)を含むため柔軟であり,磁気記録チャネルで実証される低コスト・低消費電力のアプリケーションにも適用可能である。
この実装は、アルゴリズムからハードウェアアーキテクチャまで、詳細な量子化分析を含む最適化を特徴とする層間設計アプローチに基づいている。
さらに、与えられたスループット制約の下で、ANNベースの等化器のレイテンシを低減するためのフレームワークを提案する。
その結果、光ファイバーチャネルの等化器のビット誤差比(BER)は従来よりも約4倍低くなり、それに対応するFPGA実装では40GBd以上のスループットを実現し、同等のバッチサイズで3桁の高速グラフィックス処理ユニット(GPU)を上回ります。
関連論文リスト
- FusionLLM: A Decentralized LLM Training System on Geo-distributed GPUs with Adaptive Compression [55.992528247880685]
分散トレーニングは、システム設計と効率に関する重要な課題に直面します。
大規模深層ニューラルネットワーク(DNN)のトレーニング用に設計・実装された分散トレーニングシステムFusionLLMを提案する。
本システムと手法は,収束性を確保しつつ,ベースライン法と比較して1.45～9.39倍の高速化を実現可能であることを示す。
論文 参考訳（メタデータ） (2024-10-16T16:13:19Z) - AdaLog: Post-Training Quantization for Vision Transformers with Adaptive Logarithm Quantizer [54.713778961605115]
Vision Transformer (ViT) はコンピュータビジョンコミュニティにおいて最も普及しているバックボーンネットワークの1つである。
本稿では,AdaLog(Adaptive Logarithm AdaLog)量子化器を提案する。
論文 参考訳（メタデータ） (2024-07-17T18:38:48Z) - Check-Agnosia based Post-Processor for Message-Passing Decoding of Quantum LDPC Codes [3.4602940992970908]
ハードウェアフレンドリーな方向性を持つ新しい後処理アルゴリズムを導入し、最先端技術と競合する誤り訂正性能を提供する。
FPGA基板上では,1マイクロ秒に近いレイテンシ値が得られることを示すとともに,ASIC実装においてより低いレイテンシ値が得られることを示す。
論文 参考訳（メタデータ） (2023-10-23T14:51:22Z) - Unsupervised ANN-Based Equalizer and Its Trainable FPGA Implementation [5.487336551142519]
本稿では、新しいANNベースの教師なし等化器とそのトレーニング可能なフィールドプログラマブルゲートアレイ(FPGA)の実装について述べる。
実用的な通信システムに向けた第一歩として,提案アルゴリズムのFPGAによる効率的な実装を設計し,Gbit/sのスループットを実現する。
論文 参考訳（メタデータ） (2023-04-14T08:17:05Z) - A Hybrid Approach combining ANN-based and Conventional Demapping in
Communication for Efficient FPGA-Implementation [6.072680828922663]
オートエンコーダ (AE) は、送信機と受信機の一部を人工ニューラルネットワーク (ANN) で置き換える概念である。
本稿では,AEの適応性と従来のデマッピングアルゴリズムの効率性を組み合わせたFPGA上での効率的なANNベースのリマッピング手法を提案する。
我々の研究は、FPGA上でのANNベースの通信アルゴリズムの実用化への扉を開く。
論文 参考訳（メタデータ） (2023-04-11T07:58:01Z) - Implementing Neural Network-Based Equalizers in a Coherent Optical
Transmission System Using Field-Programmable Gate Arrays [3.1543509940301946]
我々は、コヒーレント光伝送システムにおける非線形性補償のための、リカレントおよびフィードフォワードニューラルネットワーク(NN)ベースの等化器のオフラインFPGA実現について述べる。
主な結果は、性能比較、アクティベーション関数の実装方法の分析、ハードウェアの複雑さに関するレポートの3つに分けられる。
論文 参考訳（メタデータ） (2022-12-09T07:28:45Z) - FPGA-based AI Smart NICs for Scalable Distributed AI Training Systems [62.20308752994373]
我々は、フィールドプログラマブルゲートアレイ(FPGA)を用いた分散AI訓練システムのための新しいスマートネットワークインタフェースカード(NIC)を提案する。
提案するFPGAベースのAIスマートNICは,従来のNICを用いたベースラインシステムと比較して,6ノードで1.6倍,32ノードで2.5倍の性能向上が期待できる。
論文 参考訳（メタデータ） (2022-04-22T21:57:00Z) - Real-Time GPU-Accelerated Machine Learning Based Multiuser Detection for
5G and Beyond [70.81551587109833]
非線形ビームフォーミングフィルタは、大規模な接続を伴う定常シナリオにおいて、線形アプローチを著しく上回る。
主な課題の1つは、これらのアルゴリズムのリアルタイム実装である。
本稿では,大規模並列化によるAPSMに基づくアルゴリズムの高速化について検討する。
論文 参考訳（メタデータ） (2022-01-13T15:20:45Z) - An Adaptive Device-Edge Co-Inference Framework Based on Soft
Actor-Critic [72.35307086274912]
高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。
本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。
レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
論文 参考訳（メタデータ） (2022-01-09T09:31:50Z) - Multi-Exit Semantic Segmentation Networks [78.44441236864057]
本稿では,最先端セグメンテーションモデルをMESSネットワークに変換するフレームワークを提案する。
パラメトリド早期出口を用いた特別訓練されたCNNは、より簡単なサンプルの推測時に、その深さに沿って保存する。
接続されたセグメンテーションヘッドの数、配置、アーキテクチャとエグジットポリシーを併用して、デバイス機能とアプリケーション固有の要件に適応する。
論文 参考訳（メタデータ） (2021-06-07T11:37:03Z) - GraphACT: Accelerating GCN Training on CPU-FPGA Heterogeneous Platforms [1.2183405753834562]
グラフ畳み込みネットワーク(GCN)は、グラフ上での表現学習のための最先端のディープラーニングモデルとして登場した。
実質的かつ不規則なデータ通信のため、GCNの訓練を加速することは困難である。
我々はCPU-FPGAヘテロジニアスシステム上でGCNをトレーニングするための新しいアクセラレータを設計する。
論文 参考訳（メタデータ） (2019-12-31T21:19:01Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。