論文の概要: An FPGA-Based Open-Source Hardware-Software Framework for Side-Channel Security Research
- arxiv url: http://arxiv.org/abs/2407.17432v2
- Date: Sun, 16 Mar 2025 18:34:11 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-03-18 21:00:33.991793
- Title: An FPGA-Based Open-Source Hardware-Software Framework for Side-Channel Security Research
- Title（参考訳）: FPGAによるサイドチャネルセキュリティ研究のためのオープンソースハードウェアソフトフレームワーク
- Authors: Davide Zoni, Andrea Galimberti, Davide Galli,
- Abstract要約: サイドチャネル分析(SCA)に基づく攻撃は、現代のコンピューティングプラットフォームに深刻なセキュリティ脅威をもたらす。
この原稿は、FPGAターゲットに関するSCA研究を目的としたハードウェア・ソフトウェア・フレームワークを紹介している。
RISC-V CPUを含むIoTクラスのシステムオンチップ(SoC)を提供する。
- 参考スコア（独自算出の注目度）: 1.77513002450736
- License:
- Abstract: Attacks based on side-channel analysis (SCA) pose a severe security threat to modern computing platforms, further exacerbated on IoT devices by their pervasiveness and handling of private and critical data. Designing SCA-resistant computing platforms requires a significant additional effort in the early stages of the IoT devices' life cycle, which is severely constrained by strict time-to-market deadlines and tight budgets. This manuscript introduces a hardware-software framework meant for SCA research on FPGA targets. It delivers an IoT-class system-on-chip (SoC) that includes a RISC-V CPU, provides observability and controllability through an ad-hoc debug infrastructure to facilitate SCA attacks and evaluate the platform's security, and streamlines the deployment of SCA countermeasures through dedicated hardware and software features such as a DFS actuator and FreeRTOS support. The open-source release of the framework includes the SoC, the scripts to configure the computing platform, compile a target application, and assess the SCA security, as well as a suite of state-of-the-art attacks and countermeasures. The goal is to foster its adoption and novel developments in the field, empowering designers and researchers to focus on studying SCA countermeasures and Attacks while relying on a sound and stable hardware-software platform as the foundation for their research.
- Abstract（参考訳）: サイドチャネル分析(SCA)に基づく攻撃は、現代のコンピューティングプラットフォームに深刻なセキュリティ上の脅威をもたらし、その普及性とプライベートおよびクリティカルデータの処理によってIoTデバイスにさらに悪化する。
SCAに耐性のあるコンピューティングプラットフォームを設計するには、IoTデバイスのライフサイクルの初期段階において重要な追加作業が必要になる。
この原稿は、FPGAターゲットに関するSCA研究を目的としたハードウェア・ソフトウェア・フレームワークを紹介している。
RISC-V CPUを含むIoTクラスのシステムオンチップ(SoC)を提供し、アドホックなデバッグインフラストラクチャを通じて可観測性と制御性を提供し、SCA攻撃を促進し、プラットフォームのセキュリティを評価し、DFSアクチュエータやFreeRTOSサポートのような専用ハードウェアやソフトウェア機能を通じてSCA対策の展開を効率化する。
フレームワークのオープンソースリリースには、SoC、コンピューティングプラットフォームを構成するスクリプト、ターゲットアプリケーションのコンパイル、SCAセキュリティの評価、そして最先端の攻撃と対策のスイートが含まれている。
目標は、この分野におけるその採用と新しい開発を促進することであり、設計者と研究者が、研究の基盤として健全で安定したハードウェア・ソフトウェアプラットフォームに依存しながら、SCA対策とアタックの研究に集中できるようにすることである。
関連論文リスト
- Application of Machine Learning Techniques for Secure Traffic in NoC-based Manycores [44.99833362998488]
本論文は,NoCベースのマルチコアシステムにおけるDoS攻撃を検出するために,機械学習と時系列を用いたIDS手法を探索する。
マルチコアNoCからトラフィックデータを抽出し,抽出したデータから学習手法を実行する必要がある。
開発されたプラットフォームは、低レベルのプラットフォームでデータを検証します。
論文 参考訳（メタデータ） (2025-01-21T10:58:09Z) - Predicting IoT Device Vulnerability Fix Times with Survival and Failure Time Models [1.934036432603761]
多くのIoTデバイスは、最小限のセキュリティ対策で市場にリリースされており、デバイス毎の平均25の脆弱性を抱えることが多い。
我々は、脆弱性のあるIoTデバイスが修正やパッチを受けるのに要する時間を予測する革新的なフレームワークを提案する。
論文 参考訳（メタデータ） (2025-01-05T12:26:01Z) - Securing Legacy Communication Networks via Authenticated Cyclic Redundancy Integrity Check [98.34702864029796]
認証サイクル冗長性チェック(ACRIC)を提案する。
ACRICは、追加のハードウェアを必要とせずに後方互換性を保持し、プロトコルに依存しない。
ACRICは最小送信オーバーヘッド(1ms)で堅牢なセキュリティを提供する。
論文 参考訳（メタデータ） (2024-11-21T18:26:05Z) - Designing Short-Stage CDC-XPUFs: Balancing Reliability, Cost, and
Security in IoT Devices [2.28438857884398]
物理的に非閉塞関数(PUF)は、固有のハードウェアのバリエーションからユニークな暗号鍵を生成する。
Arbiter PUFs (APUFs) や XOR Arbiter PUFs (XOR-PUFs) のような従来のPUFは、機械学習(ML)や信頼性ベースの攻撃の影響を受けやすい。
本稿では,信頼性を高めるための事前選択戦略を取り入れたCDC-XPUF設計を提案し,新しい軽量アーキテクチャを提案する。
論文 参考訳（メタデータ） (2024-09-26T14:50:20Z) - SoK: A Defense-Oriented Evaluation of Software Supply Chain Security [3.165193382160046]
ソフトウェアサプライチェーンのセキュリティ研究と開発の次の段階は、防衛指向のアプローチから大きな恩恵を受けるだろう、と私たちは主張する。
本稿では,ソフトウェアサプライチェーンの基本的な要素とその因果関係を表現するフレームワークであるAStRAモデルを紹介する。
論文 参考訳（メタデータ） (2024-05-23T18:53:48Z) - Securing the Open RAN Infrastructure: Exploring Vulnerabilities in Kubernetes Deployments [60.51751612363882]
ソフトウェアベースのオープン無線アクセスネットワーク(RAN)システムのセキュリティへの影響について検討する。
我々は、Near Real-Time RAN Controller(RIC)クラスタをサポートするインフラストラクチャに潜在的な脆弱性と設定ミスがあることを強調します。
論文 参考訳（メタデータ） (2024-05-03T07:18:45Z) - SISSA: Real-time Monitoring of Hardware Functional Safety and
Cybersecurity with In-vehicle SOME/IP Ethernet Traffic [49.549771439609046]
本稿では,車内機能安全とサイバーセキュリティをモデル化・解析するためのSOME/IP通信トラフィックベースアプローチであるSISSAを提案する。
具体的には、SISSAはWeibullディストリビューションでハードウェア障害をモデル化し、SOME/IP通信に対する5つの潜在的な攻撃に対処する。
広範囲な実験結果から,SISSAの有効性と有効性が確認された。
論文 参考訳（メタデータ） (2024-02-21T03:31:40Z) - Classification of cyber attacks on IoT and ubiquitous computing devices [49.1574468325115]
本稿ではIoTマルウェアの分類について述べる。
攻撃の主要なターゲットと使用済みのエクスプロイトが特定され、特定のマルウェアを参照される。
現在のIoT攻撃の大部分は、相容れない低い労力と高度なレベルであり、既存の技術的措置によって緩和される可能性がある。
論文 参考訳（メタデータ） (2023-12-01T16:10:43Z) - Software Repositories and Machine Learning Research in Cyber Security [0.0]
堅牢なサイバーセキュリティ防衛の統合は、ソフトウェア開発のあらゆる段階において不可欠になっている。
ソフトウェア要件プロセスにおけるこれらの初期段階の脆弱性の検出にトピックモデリングと機械学習を活用する試みが実施されている。
論文 参考訳（メタデータ） (2023-11-01T17:46:07Z) - A survey on hardware-based malware detection approaches [45.24207460381396]
ハードウェアベースのマルウェア検出アプローチは、ハードウェアパフォーマンスカウンタと機械学習技術を活用する。
このアプローチを慎重に分析し、最も一般的な方法、アルゴリズム、ツール、および輪郭を形成するデータセットを解明します。
この議論は、協調的有効性のための混合ハードウェアとソフトウェアアプローチの構築、ハードウェア監視ユニットの不可欠な拡張、ハードウェアイベントとマルウェアアプリケーションの間の相関関係の理解を深めている。
論文 参考訳（メタデータ） (2023-03-22T13:00:41Z) - Physical Side-Channel Attacks on Embedded Neural Networks: A Survey [0.32634122554913997]
ニューラルネットワーク(NN)は、あらゆる種類の現実世界のアプリケーションを変換することによって、IoTシステムにおいてユビキタスになることが期待されている。
組み込みNN実装は、Side-Channel Analysis (SCA)攻撃に対して脆弱である。
本稿では,マイクロコントローラおよびFPGA上での組込みNNの実装に対して,最先端の物理的SCA攻撃について検討する。
論文 参考訳（メタデータ） (2021-10-21T17:18:52Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。