Fugu-MT 論文翻訳(概要): DeTRAP: RISC-V Return Address Protection With Debug Triggers

論文の概要: DeTRAP: RISC-V Return Address Protection With Debug Triggers

arxiv url: http://arxiv.org/abs/2408.17248v1
Date: Fri, 30 Aug 2024 12:42:54 GMT
ステータス: 処理完了
システム内更新日: 2024-09-02 15:28:41.220474
Title: DeTRAP: RISC-V Return Address Protection With Debug Triggers
Title（参考訳）: DeTRAP: デバッグトリガーによるRISC-V戻りアドレス保護
Authors: Isaac Richter, Jie Zhou, John Criswell,
Abstract要約: DeTRAPは、戻りアドレスのための書き込み保護されたシャドウスタックを提供する。メモリ保護ハードウェアを必要とせず、コンパイラツールチェーンに小さな変更しか必要としない。
参考スコア（独自算出の注目度）: 20.807256514935084
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: Modern microcontroller software is often written in C/C++ and suffers from control-flow hijacking vulnerabilities. Previous mitigations suffer from high performance and memory overheads and require either the presence of memory protection hardware or sophisticated program analysis in the compiler. This paper presents DeTRAP (Debug Trigger Return Address Protection). DeTRAP utilizes a full implementation of the RISC-V debug hardware specification to provide a write-protected shadow stack for return addresses. Unlike previous work, DeTRAP requires no memory protection hardware and only minor changes to the compiler toolchain. We tested DeTRAP on an FPGA running a 32-bit RISC-V microcontroller core and found average execution time overheads to be between 0.5% and 1.9% on evaluated benchmark suites with code size overheads averaging 7.9% or less.
Abstract（参考訳）: 現代のマイクロコントローラソフトウェアは、しばしばC/C++で書かれ、制御フローのハイジャックの脆弱性に悩まされている。以前の軽減策は高い性能とメモリオーバーヘッドに悩まされ、メモリ保護ハードウェアの存在やコンパイラの洗練されたプログラム解析を必要とする。本稿では,DeTRAP(Debug Trigger Return Address Protection)を提案する。 DeTRAPはRISC-Vデバッグハードウェア仕様の完全な実装を利用して、戻りアドレスに書き込み保護されたシャドウスタックを提供する。以前の作業とは異なり、DeTRAPはメモリ保護ハードウェアを必要とせず、コンパイラツールチェーンに小さな変更しか必要としない。 32ビットのRISC-Vマイクロコントローラコアで動作するFPGA上でDeTRAPをテストしたところ、コードサイズオーバーヘッドが平均7.9%以下のベンチマークスイートでは、平均実行時間オーバーヘッドが0.5%から1.9%であることが判明した。

関連論文リスト

Breaking Bad: How Compilers Break Constant-Time~Implementations [12.486727810118497]
本稿では,ディフェンシブプログラミング手法によって導入されたプロテクションを,コンパイラがどのように壊すかを検討する。我々は,現在最先端の暗号ライブラリにそのようなコンパイラによって引き起こされる問題が現れるかどうかを,大規模な実験で検証する。本研究は,最も高い評価を受けている暗号ライブラリのいくつかにおいて,コンパイラが引き起こす秘密の操作がいくつか発生していることを明らかにする。
論文参考訳（メタデータ） (2024-10-17T12:34:02Z)
Mon CHÈRI <3 Adapting Capability Hardware Enhanced RISC with Conditional Capabilities [1.9042151977387252]
CやC++のような言語におけるメモリセーフティの脆弱性の最大10%は、und変数に由来する。この研究は、メモリ問題とメモリ問題に対する適切なソフトウェア緩和の頻度と欠如に対処する。我々は、CHERI機能モデルを拡張して、以前の操作に基づいたメモリアクセスポリシーを可能にする「条件付き機能」を含むようにします。
論文参考訳（メタデータ） (2024-07-11T16:51:36Z)
Towards Effective and Efficient Non-autoregressive Decoding Using Block-based Attention Mask [74.64216073678617]
AMDはアテンションマスクを用いて隠された出力ラベルの連続ブロック内で並列NAR推論を行う。ビームサーチアルゴリズムは、CTC、ARデコーダ、AMD確率の動的融合を利用するように設計されている。 LibriSpeech-100hrコーパスの実験では、AMDモジュールを組み込んだトリパルタイトデコーダが最大1.73倍のデコード速度比を生み出すことを示唆している。
論文参考訳（メタデータ） (2024-06-14T13:42:38Z)
CAMP: Compiler and Allocator-based Heap Memory Protection [23.84729234219481]
我々は,ヒープメモリの破損を検知し,キャプチャする新しいサニタイザであるCAMPを提案する。 CAMPは様々なコンパイラ最適化戦略を可能にし、冗長で不要なチェックインスツルメンテーションを排除する。実環境アプリケーションとSPEC CPUベンチマークの両方を用いてCAMPと既存のツールを比較した結果,実行時のオーバーヘッドを低減して,より優れたヒープ破損検出能力が得られることがわかった。
論文参考訳（メタデータ） (2024-06-04T19:37:41Z)
MCUFormer: Deploying Vision Transformers on Microcontrollers with Limited Memory [76.02294791513552]
我々はMCUFormerと呼ばれるハードウェア・アルゴリズムの協調最適化手法を提案し、メモリが極端に制限されたマイクロコントローラにビジョントランスフォーマーを配置する。 MCUFormerは320KBのメモリを持つ画像分類のためのImageNet上で73.62%のTop-1精度を実現している。
論文参考訳（メタデータ） (2023-10-25T18:00:26Z)
Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。 1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
論文参考訳（メタデータ） (2023-04-25T05:04:44Z)
HDCC: A Hyperdimensional Computing compiler for classification on embedded systems and high-performance computing [58.720142291102135]
この研究は、HDC分類メソッドの高レベルな記述を最適化されたCコードに変換する最初のオープンソースコンパイラである、ネームコンパイラを紹介している。 nameは現代のコンパイラのように設計されており、直感的で記述的な入力言語、中間表現(IR)、再ターゲット可能なバックエンドを備えている。これらの主張を裏付けるために,HDC文献で最もよく使われているデータセットについて,HDCCを用いて実験を行った。
論文参考訳（メタデータ） (2023-04-24T19:16:03Z)
Securing Optimized Code Against Power Side Channels [1.589424114251205]
セキュリティエンジニアは、コンパイラの最適化をオフにしたり、ローカルでコンパイル後の変換を実行することで、コードの効率を犠牲にすることが多い。本稿では,最適化されたセキュアなコードを生成する制約ベースのコンパイラであるSecConCGを提案する。
論文参考訳（メタデータ） (2022-07-06T12:06:28Z)
MAPLE-Edge: A Runtime Latency Predictor for Edge Devices [80.01591186546793]
汎用ハードウェアの最先端遅延予測器であるMAPLEのエッジデバイス指向拡張であるMAPLE-Edgeを提案する。 MAPLEと比較して、MAPLE-Edgeはより小さなCPUパフォーマンスカウンタを使用して、ランタイムとターゲットデバイスプラットフォームを記述することができる。また、共通ランタイムを共有するデバイスプール上でトレーニングを行うMAPLEとは異なり、MAPLE-Edgeは実行時に効果的に一般化できることを示す。
論文参考訳（メタデータ） (2022-04-27T14:00:48Z)
CryptSan: Leveraging ARM Pointer Authentication for Memory Safety in C/C++ [0.9208007322096532]
CryptSanは、ARM Pointer Authenticationに基づくメモリ安全性アプローチである。 M1 MacBook Proで動作するLLVMベースのプロトタイプ実装について紹介する。これにより、構造化されていないライブラリとの相互運用性とメタデータに対する攻撃に対する暗号化保護が組み合わさって、CryptSanはC/C++プログラムにメモリ安全性を適合させる実行可能なソリューションとなる。
論文参考訳（メタデータ） (2022-02-17T14:04:01Z)
A TinyML Platform for On-Device Continual Learning with Quantized Latent Replays [66.62377866022221]
Latent Replay-based Continual Learning (CL)技術は、原則としてオンライン、サーバレスの適応を可能にする。 10コアのFP32対応並列超低消費電力プロセッサをベースとした,エンドツーエンドCLのためのHW/SWプラットフォームを提案する。これらの手法を組み合わせることで,64MB未満のメモリを用いて連続学習を実現することができることを示す。
論文参考訳（メタデータ） (2021-10-20T11:01:23Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。