論文の概要: ResiLogic: Leveraging Composability and Diversity to Design Fault and Intrusion Resilient Chips
- arxiv url: http://arxiv.org/abs/2409.02553v1
- Date: Wed, 4 Sep 2024 09:18:43 GMT
- ステータス: 処理完了
- システム内更新日: 2024-09-05 19:30:37.211856
- Title: ResiLogic: Leveraging Composability and Diversity to Design Fault and Intrusion Resilient Chips
- Title（参考訳）: ResiLogic: 構成性と多様性を活用してフォールトと侵入耐性チップを設計する
- Authors: Ahmad T. Sheikh, Ali Shoker, Suhaib A. Fahmy, Paulo Esteves-Verissimo,
- Abstract要約: 本稿では, レジリエンスに対する3つの関連する攻撃(分布, 粒子, 複合攻撃)を考慮に入れた脅威モデルについて述べる。
textitDiversity by Composability を利用した textttResiLogic フレームワークを導入する。
異なる粒度レベルでのこのアプローチを用いることで,thisttResiLogicにおける回路設計のレジリエンスを5倍に向上させる。
- 参考スコア（独自算出の注目度）: 0.7499722271664147
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: A long-standing challenge is the design of chips resilient to faults and glitches. Both fine-grained gate diversity and coarse-grained modular redundancy have been used in the past. However, these approaches have not been well-studied under other threat models where some stakeholders in the supply chain are untrusted. Increasing digital sovereignty tensions raise concerns regarding the use of foreign off-the-shelf tools and IPs, or off-sourcing fabrication, driving research into the design of resilient chips under this threat model. This paper addresses a threat model considering three pertinent attacks to resilience: distribution, zonal, and compound attacks. To mitigate these attacks, we introduce the \texttt{ResiLogic} framework that exploits \textit{Diversity by Composability}: constructing diverse circuits composed of smaller diverse ones by design. This gives designer the capability to create circuits at design time without requiring extra redundancy in space or cost. Using this approach at different levels of granularity is shown to improve the resilience of circuit design in \texttt{ResiLogic} against the three considered attacks by a factor of five. Additionally, we also make a case to show how E-Graphs can be utilized to generate diverse circuits under given rewrite rules.
- Abstract（参考訳）: 長年の課題は、故障や不具合に耐性のあるチップの設計である。
細粒度ゲートの多様性と粗粒度モジュラー冗長性は過去にも用いられてきた。
しかし、これらのアプローチは、サプライチェーンの利害関係者が信頼できない他の脅威モデルの下では十分に研究されていない。
デジタル主権の緊張が高まると、外国のオフザシェルフツールやIPの使用、あるいはオフソース製造に関する懸念が高まり、この脅威モデルの下でレジリエントチップの設計に関する研究が進められる。
本稿では, レジリエンスに対する3つの関連する攻撃(分布, 粒子, 複合攻撃)を考慮に入れた脅威モデルについて述べる。
これらの攻撃を緩和するために、我々は、より小さな多様な回路からなる多様な回路を設計により構築する、 \textit{Diversity by Composability} を利用する \textt{ResiLogic} フレームワークを導入する。
これにより設計者は、空間やコストの余分な冗長性を必要とせず、設計時に回路を作成することができる。
異なる粒度レベルでのこのアプローチを用いることで,回路設計のレジリエンスを5倍に向上させることが示される。
さらに、E-Graphsが与えられた書き直し規則の下で様々な回路を生成するためにどのように利用できるかを示すケースも作成する。
関連論文リスト
- X-DFS: Explainable Artificial Intelligence Guided Design-for-Security Solution Space Exploration [6.060020806741279]
これらの脆弱性に対処するために、DFS(Design-for-Security)ソリューションが提案されている。
DFS戦略には堅牢な形式主義が欠如しており、しばしば人間には理解できないものであり、膨大な量の人的専門家の努力を必要とする。
本研究では,DFSによる解空間探索手法であるX-DFSを提案する。
論文 参考訳（メタデータ） (2024-11-11T19:04:29Z) - RTL Interconnect Obfuscation By Polymorphic Switch Boxes For Secure Hardware Generation [0.0]
ポリモルフィックトランジスタで構成されたスイッチボックス(SB)を用いたレジスタ・トランスファーレベル(RTL)における相互接続難読化方式を提案する。
ポリモルフィックSBは、補体-金属-酸化物-半導体系と同一のトランジスタ数で設計することができる。
論文 参考訳（メタデータ） (2024-04-11T01:42:01Z) - LIPSTICK: Corruptibility-Aware and Explainable Graph Neural Network-based Oracle-Less Attack on Logic Locking [1.104960878651584]
我々は、論理ロックに対するニューラルネットワークに基づくオラクルレスアタックを開発し、訓練し、テストする。
我々のモデルは、機械学習モデルがトレーニングプロセスで解釈したものと、それがどのように攻撃を成功させるかを分析するという意味で説明がつく。
論文 参考訳（メタデータ） (2024-02-06T18:42:51Z) - Common Knowledge Learning for Generating Transferable Adversarial
Examples [60.1287733223249]
本稿では,代用(ソース)モデルにより敵のサンプルを生成するブラックボックス攻撃の重要タイプに着目した。
既存の手法では、ソースモデルとターゲットモデルが異なるタイプのDNNアーキテクチャのものである場合、不満足な逆転が生じる傾向にある。
本稿では,より優れたネットワーク重みを学習し,敵対的な例を生成するための共通知識学習(CKL)フレームワークを提案する。
論文 参考訳（メタデータ） (2023-07-01T09:07:12Z) - Enhancing Multiple Reliability Measures via Nuisance-extended
Information Bottleneck [77.37409441129995]
トレーニングデータに制限がある現実的なシナリオでは、データ内の多くの予測信号は、データ取得のバイアスからより多く得る。
我々は,相互情報制約の下で,より広い範囲の摂動をカバーできる敵の脅威モデルを考える。
そこで本研究では,その目的を実現するためのオートエンコーダベーストレーニングと,提案したハイブリッド識別世代学習を促進するための実用的なエンコーダ設計を提案する。
論文 参考訳（メタデータ） (2023-03-24T16:03:21Z) - Security Closure of IC Layouts Against Hardware Trojans [18.509106432984094]
i)レイアウトレベルのトロイの木馬防止,(ii)最先端のオラクルレス機械学習攻撃に対する耐性,(iii)カスタマイズされた汎用的かつ商用レベルの設計フローに完全に統合されたマルチプレクサベースの論理ロック方式を提案する。
我々は,一般的なトロイアの挿入に対して,また2階攻撃(すなわち,オラクルレス環境でのロック防御を回避しようとする敵)に対して,合理的なオーバーヘッドで,レイアウトをレジリエントにレンダリングできることを示します。
論文 参考訳（メタデータ） (2022-11-15T09:17:49Z) - Semantic-aware Modular Capsule Routing for Visual Question Answering [55.03883681191765]
SuPER と呼ばれるセマンティック・アウェアな modUlar caPsulE フレームワークを提案する。
5つのベンチマークデータセットに対して提案した SUPER スキームの有効性と一般化能力を比較検討した。
論文 参考訳（メタデータ） (2022-07-21T10:48:37Z) - Spatial-Temporal Sequential Hypergraph Network for Crime Prediction [56.41899180029119]
本稿では,複合犯罪の時空間パターンを包括的に符号化する時空間逐次ハイパーグラフネットワーク(ST-SHN)を提案する。
特に、長距離及びグローバルなコンテキスト下での時空間力学を扱うために、グラフ構造化されたメッセージパッシングアーキテクチャを設計する。
提案するST-SHNフレームワークは予測性能を大幅に向上させることができることを示す。
論文 参考訳（メタデータ） (2022-01-07T12:46:50Z) - Discriminator-Free Generative Adversarial Attack [87.71852388383242]
生成的ベースの敵攻撃は、この制限を取り除くことができる。
ASymmetric Saliency-based Auto-Encoder (SSAE) は摂動を生成する。
SSAEが生成した敵の例は、広く使われているモデルを崩壊させるだけでなく、優れた視覚的品質を実現する。
論文 参考訳（メタデータ） (2021-07-20T01:55:21Z) - A Self-supervised Approach for Adversarial Robustness [105.88250594033053]
敵対的な例は、ディープニューラルネットワーク(DNN)ベースの視覚システムにおいて破滅的な誤りを引き起こす可能性がある。
本稿では,入力空間における自己教師型対向学習機構を提案する。
これは、反逆攻撃に対する強力な堅牢性を提供する。
論文 参考訳（メタデータ） (2020-06-08T20:42:39Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。