論文の概要: CktGen: Specification-Conditioned Analog Circuit Generation
- arxiv url: http://arxiv.org/abs/2410.00995v1
- Date: Tue, 01 Oct 2024 18:35:44 GMT
- ステータス: 翻訳完了
- システム内更新日: 2024-10-03 15:21:31.670783
- Title: CktGen: Specification-Conditioned Analog Circuit Generation
- Title(参考訳): CktGen: 仕様定義アナログ回路生成
- Authors: Yuxuan Hou, Jianrong Zhang, Hua Chen, Min Zhou, Faxin Yu, Hehe Fan, Yi Yang,
- Abstract要約: 本稿では,特定の仕様に基づいてアナログ回路を直接生成するタスクを提案する。
具体的には、単純だが効果的な変分オートエンコーダ(VAE)モデルであるCktGenを提案する。
オープンサーキットベンチマーク(OCB)の総合的な実験を行い、モデル間の整合性を評価するための新しい評価指標を導入する。
- 参考スコア(独自算出の注目度): 28.780603785886242
- License:
- Abstract: Automatic synthesis of analog circuits presents significant challenges. Existing methods usually treat the task as optimization problems, which limits their transferability and reusability for new requirements. To address this limitation, we introduce a task that directly generates analog circuits based on specified specifications, termed specification-conditioned analog circuit generation. Specifically, we propose CktGen, a simple yet effective variational autoencoder (VAE) model, that maps specifications and circuits into a joint latent space, and reconstructs the circuit from the latent. Moreover, given that a single specification can correspond to multiple distinct circuits, simply minimizing the distance between the mapped latent representations of the circuit and specification does not capture these one-to-many relationships. To address this, we integrate contrastive learning and classifier guidance to prevent model collapse. We conduct comprehensive experiments on the Open Circuit Benchmark (OCB) and introduce new evaluation metrics for cross-model consistency in the specification-to-circuit generation task. Experimental results demonstrate substantial improvements over existing state-of-the-art methods.
- Abstract(参考訳): アナログ回路の自動合成は重要な課題である。
既存の手法は通常、タスクを最適化問題として扱い、新しい要求に対する転送可能性と再利用性を制限する。
この制限に対処するために、仕様条件付きアナログ回路生成と呼ばれる特定の仕様に基づいてアナログ回路を直接生成するタスクを導入する。
具体的には、仕様と回路を結合潜在空間にマッピングし、回路を潜在空間から再構成する、単純で効果的な変分オートエンコーダ(VAE)モデルであるCktGenを提案する。
さらに、単一の仕様が複数の異なる回路に対応できることを考えると、単に回路と仕様のマッピングされた潜在表現との距離を最小化することは、これら1対多の関係を捉えない。
これを解決するために,モデル崩壊を防止するために,コントラスト学習と分類器指導を統合した。
オープンサーキットベンチマーク(OCB)の総合的な実験を行い、仕様・回路間の整合性を評価するための新しい評価指標を導入する。
実験結果は既存の最先端手法よりも大幅に改善された。
関連論文リスト
- Finding Transformer Circuits with Edge Pruning [71.12127707678961]
自動回路発見の効率的かつスケーラブルなソリューションとしてエッジプルーニングを提案する。
本手法は,従来の手法に比べてエッジ数の半分未満のGPT-2の回路を探索する。
その効率のおかげで、Edge PruningをCodeLlama-13Bにスケールしました。
論文 参考訳(メタデータ) (2024-06-24T16:40:54Z) - Graph Attention-Based Symmetry Constraint Extraction for Analog Circuits [15.126046083792597]
アナログ回路レイアウトにおける対称制約を自動的に抽出するグラフベースの学習フレームワークを提案する。
提案フレームワークは,回路の接続特性とデバイス情報を利用して,対称制約の一般規則を学習する。
論文 参考訳(メタデータ) (2023-12-22T03:10:59Z) - Tractable Bounding of Counterfactual Queries by Knowledge Compilation [51.47174989680976]
本稿では, パール構造因果モデルにおいて, 因果関係などの部分的特定可能なクエリのバウンダリングの問題について議論する。
最近提案された反復EMスキームは初期化パラメータをサンプリングしてそれらの境界を内部近似する。
シンボルパラメータを実際の値に置き換えた回路構造を,単一のシンボル知識コンパイルによって得られることを示す。
論文 参考訳(メタデータ) (2023-10-05T07:10:40Z) - CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。
オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。
我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
論文 参考訳(メタデータ) (2023-08-31T02:20:25Z) - Learning to Design Analog Circuits to Meet Threshold Specifications [2.5818330243826924]
本稿では,シミュレーションデータから,しきい値仕様を満たす回路の設計を訓練可能なデータセットを生成する手法を提案する。
提案手法は,5%の誤差マージンで90%以上の成功率を達成するとともに,データ効率を1桁以上の精度で向上することを示す。
論文 参考訳(メタデータ) (2023-07-25T23:25:05Z) - Adaptive Planning Search Algorithm for Analog Circuit Verification [53.97809573610992]
シミュレーションの少ない機械学習(ML)アプローチを提案する。
提案手法により,OCCを全回路の仕様に近づけることができることを示す。
論文 参考訳(メタデータ) (2023-06-23T12:57:46Z) - Transformers as Statisticians: Provable In-Context Learning with
In-Context Algorithm Selection [88.23337313766353]
この研究はまず、変換器がICLを実行するための包括的な統計理論を提供する。
コンテクストにおいて、トランスフォーマーは、幅広い種類の標準機械学習アルゴリズムを実装可能であることを示す。
エンフィングル変換器は、異なるベースICLアルゴリズムを適応的に選択することができる。
論文 参考訳(メタデータ) (2023-06-07T17:59:31Z) - Iterative Circuit Repair Against Formal Specifications [3.7277730514654555]
線形時間時間論理(LTL)における形式仕様に対する逐次回路の修復のための深層学習手法を提案する。
本稿では,形式仕様と回路のマルチモーダル表現学習のための階層変換器を提案する。
提案する修復機構は,トランスフォーマーの仕様から回路の自動合成を大幅に改善する。
論文 参考訳(メタデータ) (2023-03-02T11:05:10Z) - Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling
and Design [68.1682448368636]
本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。
異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。
出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
論文 参考訳(メタデータ) (2022-03-29T21:18:47Z) - Domain Knowledge-Based Automated Analog Circuit Design with Deep
Reinforcement Learning [6.599793419469274]
本稿では,アナログ回路の設計を高速化する深層強化学習法を提案する。
実験結果から,既存のベストパフォーマンス手法の1.5倍の効率で,人間レベルの設計精度(99%)を達成できた。
論文 参考訳(メタデータ) (2022-02-26T16:56:45Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。