論文の概要: Secure Software/Hardware Hybrid In-Field Testing for System-on-Chip
- arxiv url: http://arxiv.org/abs/2410.05109v2
- Date: Wed, 9 Oct 2024 14:01:46 GMT
- ステータス: 処理完了
- システム内更新日: 2024-11-02 00:18:32.938934
- Title: Secure Software/Hardware Hybrid In-Field Testing for System-on-Chip
- Title（参考訳）: システム・オン・チップのためのセキュアなソフトウェア/ハードウェアハイブリッド・イン・フィールド・テスト
- Authors: Saleh Mulhem, Christian Ewert, Andrija Neskovic, Amrit Sharma Poudel, Christoph Hübner, Mladen Berekovic, Rainer Buchty,
- Abstract要約: Modern Systems-on-Chips (SoCs) は組み込みセルフテスト (BIST) モジュールをデバイスの知的財産権 (IP) ブロックに深く組み込んでいる。
BISTの結果は、テスト中のデバイスの内部構造と状態を明らかにし、そのため攻撃ベクトルを開放する可能性がある。
いわゆる結果のコンパクト化は、BISTチェーン構造を隠すことでこの脆弱性を克服できるが、エイリアス化や無効なシグネチャの問題を提起する。
上述した制限を克服する、低オーバーヘッドのソフトウェア/ハードウェアハイブリッドアプローチを導入します。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Modern Systems-on-Chip (SoCs) incorporate built-in self-test (BIST) modules deeply integrated into the device's intellectual property (IP) blocks. Such modules handle hardware faults and defects during device operation. As such, BIST results potentially reveal the internal structure and state of the device under test (DUT) and hence open attack vectors. So-called result compaction can overcome this vulnerability by hiding the BIST chain structure but introduces the issues of aliasing and invalid signatures. Software-BIST provides a flexible solution, that can tackle these issues, but suffers from limited observability and fault coverage. In this paper, we hence introduce a low-overhead software/hardware hybrid approach that overcomes the mentioned limitations. It relies on (a) keyed-hash message authentication code (KMAC) available on the SoC providing device-specific secure and valid signatures with zero aliasing and (b) the SoC processor for test scheduling hence increasing DUT availability. The proposed approach offers both on-chip- and remote-testing capabilities. We showcase a RISC-V-based SoC to demonstrate our approach, discussing system overhead and resulting compaction rates.
- Abstract（参考訳）: Modern Systems-on-Chip (SoCs) は組み込みセルフテスト (BIST) モジュールをデバイスの知的財産権 (IP) ブロックに深く組み込んでいる。
このようなモジュールは、デバイス操作中にハードウェアの欠陥や欠陥を処理します。
したがって、BISTの結果はテスト中のデバイスの内部構造と状態を明らかにし、そのため攻撃ベクトルを開放する可能性がある。
いわゆる結果のコンパクト化は、BISTチェーン構造を隠すことでこの脆弱性を克服できるが、エイリアス化や無効なシグネチャの問題を提起する。
Software-BISTは、これらの問題に対処できるフレキシブルなソリューションを提供するが、可観測性とフォールトカバレッジの制限に悩まされている。
そこで本稿では,上記の制約を克服する,低オーバーヘッドなソフトウェア/ハードウェアハイブリッドアプローチを提案する。
それは頼りです
(a)キー付きハッシュメッセージ認証コード(KMAC)は、デバイス固有のセキュアで有効なシグネチャを提供し、エイリアスをゼロにする。
(b)テストスケジューリング用のSoCプロセッサにより、DUTの可用性が向上する。
提案するアプローチは、オンチップとリモートテストの両方機能を提供する。
RISC-VをベースとしたSoCを実演し,システムのオーバヘッドを議論し,その結果の圧縮率について論じる。
関連論文リスト
- The Impact of SBOM Generators on Vulnerability Assessment in Python: A Comparison and a Novel Approach [56.4040698609393]
Software Bill of Materials (SBOM) は、ソフトウェア構成における透明性と妥当性を高めるツールとして推奨されている。
現在のSBOM生成ツールは、コンポーネントや依存関係を識別する際の不正確さに悩まされることが多い。
提案するPIP-sbomは,その欠点に対処する新しいピップインスパイアされたソリューションである。
論文 参考訳（メタデータ） (2024-09-10T10:12:37Z) - Hardware-based stack buffer overflow attack detection on RISC-V architectures [42.170149806080204]
この研究は、RISC-Vシステムにおけるスタックバッファオーバーフロー(SBO)攻撃をハードウェアベースのアプローチがいかにうまく検出するかを評価する。
PULPプラットフォーム上でシミュレーションを行い,半教師付き異常検出技術を用いてマイクロアーキテクチャイベントについて検討した。
論文 参考訳（メタデータ） (2024-06-12T08:10:01Z) - SISSA: Real-time Monitoring of Hardware Functional Safety and
Cybersecurity with In-vehicle SOME/IP Ethernet Traffic [49.549771439609046]
本稿では,車内機能安全とサイバーセキュリティをモデル化・解析するためのSOME/IP通信トラフィックベースアプローチであるSISSAを提案する。
具体的には、SISSAはWeibullディストリビューションでハードウェア障害をモデル化し、SOME/IP通信に対する5つの潜在的な攻撃に対処する。
広範囲な実験結果から,SISSAの有効性と有効性が確認された。
論文 参考訳（メタデータ） (2024-02-21T03:31:40Z) - HOACS: Homomorphic Obfuscation Assisted Concealing of Secrets to Thwart Trojan Attacks in COTS Processor [0.6874745415692134]
ハードウェアトロイの木馬に対する秘密資産の機密性を確保するためのソフトウェア指向の対策を提案する。
提案したソリューションは、サプライチェーンエンティティを信頼する必要はなく、IC設計の分析や修正を必要としない。
我々は,AES(Advanced Encryption Standard)プログラムで秘密鍵を保護するために提案手法を実装し,詳細なセキュリティ分析を行った。
論文 参考訳（メタデータ） (2024-02-15T04:33:30Z) - A Survey and Comparative Analysis of Security Properties of CAN Authentication Protocols [92.81385447582882]
コントロールエリアネットワーク(CAN)バスは車内通信を本質的に安全でないものにしている。
本稿では,CANバスにおける15の認証プロトコルをレビューし,比較する。
実装の容易性に寄与する本質的な運用基準に基づくプロトコルの評価を行う。
論文 参考訳（メタデータ） (2024-01-19T14:52:04Z) - HasTEE+ : Confidential Cloud Computing and Analytics with Haskell [50.994023665559496]
信頼性コンピューティングは、Trusted Execution Environments(TEEs)と呼ばれる特別なハードウェア隔離ユニットを使用して、コテナントクラウドデプロイメントにおける機密コードとデータの保護を可能にする。
低レベルのC/C++ベースのツールチェーンを提供するTEEは、固有のメモリ安全性の脆弱性の影響を受けやすく、明示的で暗黙的な情報フローのリークを監視するための言語構造が欠如している。
私たちは、Haskellに埋め込まれたドメイン固有言語(cla)であるHasTEE+を使って、上記の問題に対処します。
論文 参考訳（メタデータ） (2024-01-17T00:56:23Z) - HIVE: Scalable Hardware-Firmware Co-Verification using Scenario-based Decomposition and Automated Hint Extraction [2.977255700811213]
ハードウェア確認ソフトの共検証は、信頼できるシステムの設計に不可欠である。
ハードウェアを手動で抽象化したり、ヒントを手動で生成することで、ファームウェア検証中の状態空間を削減できる有望な方法がある。
本稿では,シミュレーションに基づく検証のスケーラビリティと形式検証の完全性とを効果的に組み合わせる。
論文 参考訳（メタデータ） (2023-09-14T19:24:57Z) - A Scalable Formal Verification Methodology for Data-Oblivious Hardware [3.518548208712866]
本稿では,標準プロパティチェック手法を用いて,ハードウェアにおけるデータ公開動作を正式に検証する手法を提案する。
この帰納的特性の証明は,マイクロアーキテクチャレベルでのデータ公開性を徹底的に検証するのに十分であることを示す。
あるケーススタディでは、広範囲に検証され、高度にセキュアなIBEX RISC-Vコアにおいて、データ依存のタイミング違反を発見した。
論文 参考訳（メタデータ） (2023-08-15T13:19:17Z) - Unifying Quantum Verification and Error-Detection: Theory and Tools for Optimisations [0.5825410941577593]
クラウドベースの量子コンピューティングは、クライアントによって量子サービスプロバイダに委譲された計算が忠実に実行されるという強力な保証を提供するために不可欠である。
現在のプロトコルには、コンポーザビリティ、ノイズ・ロバスト性、モジュール性という3つの要素の少なくとも1つが欠落している。
本稿では,SDQCプロトコルの基本構造,すなわちクライアントがサーバの実行を希望する暗号化と,サーバの悪意のある動作を検出するように設計されたテストの2つのコンポーネントを混合する。
テストの種類を変えたり、クライアントの計算と混同したりすると、セキュリティとノイズの異なる新しいSDQCプロトコルが自動的に生成される。
論文 参考訳（メタデータ） (2022-06-01T17:03:07Z) - Quantum Proofs of Deletion for Learning with Errors [91.3755431537592]
完全同型暗号方式として, 完全同型暗号方式を初めて構築する。
我々の主要な技術要素は、量子証明器が古典的検証器に量子状態の形でのLearning with Errors分布からのサンプルが削除されたことを納得させる対話的プロトコルである。
論文 参考訳（メタデータ） (2022-03-03T10:07:32Z) - Safe RAN control: A Symbolic Reinforcement Learning Approach [62.997667081978825]
本稿では,無線アクセスネットワーク(RAN)アプリケーションの安全管理のためのシンボル強化学習(SRL)アーキテクチャを提案する。
我々は、ユーザが所定のセルネットワークトポロジに対して高レベルの論理的安全性仕様を指定できる純粋に自動化された手順を提供する。
ユーザがシステムに意図仕様を設定するのを支援するために開発されたユーザインターフェース(UI)を導入し、提案するエージェントの動作の違いを検査する。
論文 参考訳（メタデータ） (2021-06-03T16:45:40Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。