論文の概要: Patching FPGAs: The Security Implications of Bitstream Modifications
- arxiv url: http://arxiv.org/abs/2411.11060v1
- Date: Sun, 17 Nov 2024 12:47:05 GMT
- ステータス: 翻訳完了
- システム内更新日: 2024-11-19 14:31:48.986218
- Title: Patching FPGAs: The Security Implications of Bitstream Modifications
- Title（参考訳）: FPGAのパッチング - Bitstream Modificationsのセキュリティへの影響
- Authors: Endres Puschner, Maik Ender, Steffen Becker, Christof Paar,
- Abstract要約: FPGAは、製造後の回路変更を可能にする再プログラム性で知られている。
悪意のある操作は、秘密データの漏洩とハードウェアトロイの木馬の実装につながる可能性がある。
最小のリバースエンジニアリングでビットストリームを操作するためのフレームワークを提案する。
- 参考スコア（独自算出の注目度）: 7.018192484539043
- License:
- Abstract: Field Programmable Gate Arrays (FPGAs) are known for their reprogrammability that allows for post-manufacture circuitry changes. Nowadays, they are integral to a variety of systems including high-security applications such as aerospace and military systems. However, this reprogrammability also introduces significant security challenges, as bitstream manipulation can directly alter hardware circuits. Malicious manipulations may lead to leakage of secret data and the implementation of hardware Trojans. In this paper, we present a comprehensive framework for manipulating bitstreams with minimal reverse engineering, thereby exposing the potential risks associated with inadequate bitstream protection. Our methodology does not require a complete understanding of proprietary bitstream formats or a fully reverse-engineered target design. Instead, it enables precise modifications by inserting pre-synthesized circuits into existing bitstreams. This novel approach is demonstrated through a semi-automated framework consisting of five steps: (1) partial bitstream reverse engineering, (2) designing the modification, (3) placing and (4) routing the modification into the existing circuit, and (5) merging of the modification with the original bitstream. We validate our framework through four practical case studies on the OpenTitan design synthesized for Xilinx 7-Series FPGAs. While current protections such as bitstream authentication and encryption often fall short, our work highlights and discusses the urgency of developing effective countermeasures. We recommend using FPGAs as trust anchors only when bitstream manipulation attacks can be reliably excluded.
- Abstract（参考訳）: FPGA(Field Programmable Gate Array)は、製造後の回路変更を可能にする再プログラム性で知られている。
今日では、航空宇宙や軍事システムといった高度なセキュリティ応用を含む様々なシステムに欠かせないものとなっている。
しかし、この再プログラム性は、ビットストリーム操作がハードウェア回路を直接変更できるため、重大なセキュリティ上の問題を引き起こす。
悪意のある操作は、秘密データの漏洩とハードウェアトロイの木馬の実装につながる可能性がある。
本稿では,ビットストリームを最小限のリバースエンジニアリングで操作するための包括的フレームワークを提案する。
我々の手法は、プロプライエタリなビットストリームフォーマットの完全な理解や、完全にリバースエンジニアリングされたターゲット設計を必要としない。
代わりに、既存のビットストリームに合成前の回路を挿入することで、正確な修正を可能にする。
この手法は,(1)部分的ビットストリームリバースエンジニアリング,(2)修正設計,(3)既存の回路への変更のルーティング,(5)修正を元のビットストリームにマージする5つのステップからなる半自動フレームワークを通じて実証される。
Xilinx 7-Series FPGA向けに合成されたOpenTitan設計の実践事例を4つのケーススタディで検証した。
ビットストリーム認証や暗号化などの現在の保護は不足することが多いが、当社の作業は、効果的な対策を開発する上での緊急性を強調し、議論する。
我々は,ビットストリーム操作攻撃を確実に排除できる場合にのみ,FPGAを信頼アンカーとして使用することを推奨する。
関連論文リスト
- Propelling Innovation to Defeat Data-Leakage Hardware Trojans: From Theory to Practice [0.0]
多くの企業は、半導体製造コストの増大により、外部製造設備に依存してチップの製造を行っている。
ハードウェアにトロイの木馬を注入し、システムのセキュリティを危険にさらすこともある。
ハードウェアTrojansの一般的な目的の1つは、データ漏洩のサイドチャネルを確立することである。
論文 参考訳（メタデータ） (2024-09-30T16:51:30Z) - RTL Interconnect Obfuscation By Polymorphic Switch Boxes For Secure Hardware Generation [0.0]
ポリモルフィックトランジスタで構成されたスイッチボックス(SB)を用いたレジスタ・トランスファーレベル(RTL)における相互接続難読化方式を提案する。
ポリモルフィックSBは、補体-金属-酸化物-半導体系と同一のトランジスタ数で設計することができる。
論文 参考訳（メタデータ） (2024-04-11T01:42:01Z) - Stop Stealing My Data: Sanitizing Stego Channels in 3D Printing Design Files [56.96539046813698]
ステガノグラフィーチャネルは、印刷されたモデルを変更することなく、追加のデータをSTLファイル内に埋め込むことができる。
本稿では,ステガノグラフィーチャネルが存在する可能性のある隠されたコンテンツを消去するアンフェニタイザーを設計し,評価することで,このセキュリティ上の脅威に対処する。
論文 参考訳（メタデータ） (2024-04-07T23:28:35Z) - JustSTART: How to Find an RSA Authentication Bypass on Xilinx UltraScale(+) with Fuzzing [12.338137154105034]
7シリーズとUltraScale(+)FPGA構成エンジンのファジングについて検討する。
我々の目標は、FPGA構成エンジンの内部動作を分析し文書化するためのファジングの有効性を検討することである。
論文 参考訳（メタデータ） (2024-02-15T10:03:35Z) - HOACS: Homomorphic Obfuscation Assisted Concealing of Secrets to Thwart Trojan Attacks in COTS Processor [0.6874745415692134]
ハードウェアトロイの木馬に対する秘密資産の機密性を確保するためのソフトウェア指向の対策を提案する。
提案したソリューションは、サプライチェーンエンティティを信頼する必要はなく、IC設計の分析や修正を必要としない。
我々は,AES(Advanced Encryption Standard)プログラムで秘密鍵を保護するために提案手法を実装し,詳細なセキュリティ分析を行った。
論文 参考訳（メタデータ） (2024-02-15T04:33:30Z) - Model Supply Chain Poisoning: Backdooring Pre-trained Models via Embedding Indistinguishability [61.549465258257115]
そこで我々は,PTMに埋め込まれたバックドアをモデルサプライチェーンに効率的に移動させる,新しい,より厳しいバックドア攻撃であるTransTrojを提案する。
実験の結果,本手法はSOTAタスク非依存のバックドア攻撃より有意に優れていた。
論文 参考訳（メタデータ） (2024-01-29T04:35:48Z) - Evil from Within: Machine Learning Backdoors through Hardware Trojans [72.99519529521919]
バックドアは、自動運転車のようなセキュリティクリティカルなシステムの整合性を損なう可能性があるため、機械学習に深刻な脅威をもたらす。
私たちは、機械学習のための一般的なハードウェアアクセラレーターに完全に存在するバックドアアタックを導入します。
我々は,Xilinx Vitis AI DPUにハードウェアトロイの木馬を埋め込むことにより,攻撃の実現可能性を示す。
論文 参考訳（メタデータ） (2023-04-17T16:24:48Z) - Powerful and Extensible WFST Framework for RNN-Transducer Losses [71.56212119508551]
本稿では,RNN-Transducer (RNN-T) の損失に対する修正の簡易化を目的として,WFST (Weighted Finite-State Transducer) に基づくフレームワークを提案する。
既存のRNN-Tのユースケース関連コードは、拡張とデバッグが難しい。
WFSTを利用したRNN-T実装として、"Compose-Transducer"と"Grid-Transducer"の2つを紹介する。
論文 参考訳（メタデータ） (2023-03-18T10:36:33Z) - Security Closure of IC Layouts Against Hardware Trojans [18.509106432984094]
i)レイアウトレベルのトロイの木馬防止,(ii)最先端のオラクルレス機械学習攻撃に対する耐性,(iii)カスタマイズされた汎用的かつ商用レベルの設計フローに完全に統合されたマルチプレクサベースの論理ロック方式を提案する。
我々は,一般的なトロイアの挿入に対して,また2階攻撃(すなわち,オラクルレス環境でのロック防御を回避しようとする敵)に対して,合理的なオーバーヘッドで,レイアウトをレジリエントにレンダリングできることを示します。
論文 参考訳（メタデータ） (2022-11-15T09:17:49Z) - Refined Gate: A Simple and Effective Gating Mechanism for Recurrent
Units [68.30422112784355]
本稿では,この問題に対処する一般ゲートリカレントニューラルネットワークにおける新しいゲーティング機構を提案する。
提案したゲートは、抽出された入力特徴とバニラゲートの出力を直接的にショートする。
LSTM, GRU, MGUの3種類のゲートRNNに対して, 提案したゲーティング機構を検証する。
論文 参考訳（メタデータ） (2020-02-26T07:51:38Z) - Hardware-Encoding Grid States in a Non-Reciprocal Superconducting
Circuit [62.997667081978825]
本稿では、非相互デバイスと、基底空間が2倍縮退し、基底状態がGottesman-Kitaev-Preskill(GKP)符号の近似符号であるジョセフソン接合からなる回路設計について述べる。
この回路は、電荷やフラックスノイズなどの超伝導回路の一般的なノイズチャネルに対して自然に保護されており、受動的量子誤差補正に使用できることを示唆している。
論文 参考訳（メタデータ） (2020-02-18T16:45:09Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。