論文の概要: Optimising Iteration Scheduling for Full-State Vector Simulation of Quantum Circuits on FPGAs
- arxiv url: http://arxiv.org/abs/2411.18354v1
- Date: Wed, 27 Nov 2024 13:57:29 GMT
- ステータス: 翻訳完了
- システム内更新日: 2024-11-28 15:25:23.466611
- Title: Optimising Iteration Scheduling for Full-State Vector Simulation of Quantum Circuits on FPGAs
- Title(参考訳): FPGA上の量子回路のフル状態ベクトルシミュレーションのための反復スケジューリングの最適化
- Authors: Youssef Moawad, Andrew Brown, René Steijl, Wim Vanderbauwhede,
- Abstract要約: 量子ゲートの実行に必要なイテレーション数を最適化するために,メモリアクセスパターンを提案する。
提案手法は,各制御キュービット毎にゲートをシミュレートするのに要する時間を大幅に短縮することを示す。
- 参考スコア(独自算出の注目度): 1.221089353510972
- License:
- Abstract: As the field of quantum computing grows, novel algorithms which take advantage of quantum phenomena need to be developed. As we are currently in the NISQ (noisy intermediate scale quantum) era, quantum algorithm researchers cannot reliably test their algorithms on real quantum hardware, which is still too limited. Instead, quantum computing simulators on classical computing systems are used. In the quantum circuit model, quantum bits (qubits) are operated on by quantum gates. A quantum circuit is a sequence of such quantum gates operating on some number of qubits. A quantum gate applied to a qubit can be controlled by other qubits in the circuit. This applies the gate only to the states which satisfy the required control qubit state. We particularly target FPGAs as our main simulation platform, as these offer potential energy savings when compared to running simulations on CPUs/GPUs. In this work, we present a memory access pattern to optimise the number of iterations that need to be scheduled to execute a quantum gate such that only the iterations which access the required pairs (determined according to the control qubits imposed on the gate) are scheduled. We show that this approach results in a significant reduction in the time required to simulate a gate for each added control qubit. We also show that this approach benefits the simulation time on FPGAs more than CPUs and GPUs and allows to outperform both CPU and GPU platforms in terms of energy efficiency, which is the main factor for scalability of the simulations.
- Abstract(参考訳): 量子コンピューティングの分野が成長するにつれて、量子現象を利用する新しいアルゴリズムを開発する必要がある。
私たちが現在NISQ(ノイズの多い中間スケール量子)時代にいるので、量子アルゴリズムの研究者は、アルゴリズムを実際の量子ハードウェア上で確実にテストすることはできない。
代わりに、古典計算システム上の量子コンピューティングシミュレータが使用される。
量子回路モデルでは、量子ビット(量子ビット)は量子ゲートによって操作される。
量子回路 (quantum circuit) は、いくつかの量子ビットで動作するそのような量子ゲートの列である。
量子ビットに適用される量子ゲートは、回路内の他の量子ビットによって制御できる。
これにより、ゲートは必要な制御キュービット状態を満たす状態にのみ適用される。
特にFPGAを主要なシミュレーションプラットフォームとしてターゲットとしており、CPU/GPU上でのシミュレーションと比較して、潜在的な省エネを提供する。
本研究では,必要なペア(ゲートに課される制御キュービットに従って決定される)にアクセスするイテレーションのみをスケジュールするように,量子ゲートの実行に必要なイテレーション数を最適化するメモリアクセスパターンを提案する。
提案手法は,各制御キュービット毎にゲートをシミュレートするのに要する時間を大幅に短縮することを示す。
また、本手法は、CPUやGPUよりもFPGA上でのシミュレーション時間を向上し、シミュレーションのスケーラビリティの主要な要因であるエネルギ効率の観点から、CPUとGPUプラットフォームを上回り得ることを示す。
関連論文リスト
- Harnessing CUDA-Q's MPS for Tensor Network Simulations of Large-Scale Quantum Circuits [0.0]
現在の最大の量子コンピュータは1000量子ビット以上を特徴としている。
量子コンピュータをシミュレートするためのより魅力的なアプローチは、ネットワークアプローチを採用することである。
ネットワークベースの手法が大規模量子ビット回路をシミュレートする重要な機会となることを示す。
論文 参考訳(メタデータ) (2025-01-27T10:36:05Z) - AMARETTO: Enabling Efficient Quantum Algorithm Emulation on Low-Tier FPGAs [0.6553587309274792]
AMARETTOは低層フィールドプログラマブルゲートアレイ(FPGA)上の量子コンピューティングエミュレーションのために設計されている
RISC(Reduceed-Instruction-Set-Computer)のような構造とスパース量子ゲートの効率的な処理を用いて、量子アルゴリズムの検証を単純化し、高速化する。
論文 参考訳(メタデータ) (2024-11-14T10:01:53Z) - Parallel Quantum Computing Simulations via Quantum Accelerator Platform Virtualization [44.99833362998488]
本稿では,量子回路実行の並列化モデルを提案する。
このモデルはバックエンドに依存しない機能を利用することができ、任意のターゲットバックエンド上で並列量子回路の実行を可能にする。
論文 参考訳(メタデータ) (2024-06-05T17:16:07Z) - On Reducing the Execution Latency of Superconducting Quantum Processors via Quantum Program Scheduling [48.142860424323395]
本稿では,量子資源の利用効率を向上させるためにQPSP(Quantum Program Scheduling Problem)を導入する。
具体的には, 回路幅, 計測ショット数, 提出時間に関する量子プログラムスケジューリング手法を提案し, 実行遅延を低減する。
論文 参考訳(メタデータ) (2024-04-11T16:12:01Z) - QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum
Circuits [82.50620782471485]
QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。
1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。
提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
論文 参考訳(メタデータ) (2024-01-10T22:33:00Z) - Parallelizing quantum simulation with decision diagrams [2.5999037208435705]
古典的コンピュータは量子アルゴリズムのシミュレーションにおいて重要な障害に直面している。
量子状態はヒルベルト空間に存在し、その大きさは指数関数的に増加する。
本研究は、決定図演算を並列化するいくつかの戦略、特に量子シミュレーションについて検討する。
論文 参考訳(メタデータ) (2023-12-04T02:00:24Z) - Initial-State Dependent Optimization of Controlled Gate Operations with
Quantum Computer [1.2019888796331233]
制御ゲートから冗長な制御操作を取り除くことを目的としたAQCELと呼ばれる新しい回路を導入する。
ベンチマークとして、AQCELは高エネルギー物理学における最終状態の放射をモデル化するために設計された量子アルゴリズムにデプロイされる。
我々は、AQCEL最適化回路が、ゲート数がはるかに少ない等価な最終状態を生成できることを実証した。
論文 参考訳(メタデータ) (2022-09-06T09:19:07Z) - Recompilation-enhanced simulation of electron-phonon dynamics on IBM
Quantum computers [62.997667081978825]
小型電子フォノン系のゲートベース量子シミュレーションにおける絶対的資源コストについて考察する。
我々は、弱い電子-フォノン結合と強い電子-フォノン結合の両方のためのIBM量子ハードウェアの実験を行う。
デバイスノイズは大きいが、近似回路再コンパイルを用いることで、正確な対角化に匹敵する電流量子コンピュータ上で電子フォノンダイナミクスを得る。
論文 参考訳(メタデータ) (2022-02-16T19:00:00Z) - Quantum walk processes in quantum devices [55.41644538483948]
グラフ上の量子ウォークを量子回路として表現する方法を研究する。
提案手法は,量子ウォークアルゴリズムを量子コンピュータ上で効率的に実装する方法である。
論文 参考訳(メタデータ) (2020-12-28T18:04:16Z) - Faster Schr\"odinger-style simulation of quantum circuits [2.0940228639403156]
GoogleとIBMによる超伝導量子コンピュータの最近のデモンストレーションは、量子アルゴリズムの新たな研究を加速させた。
我々は、レイヤシミュレーションアルゴリズムにおいて、スタンドアローンおよびビルディングブロックとして有用な量子回路のSchr"odingerスタイルのシミュレーションを前進させる。
論文 参考訳(メタデータ) (2020-08-01T08:47:24Z) - Quantum Gram-Schmidt Processes and Their Application to Efficient State
Read-out for Quantum Algorithms [87.04438831673063]
本稿では、生成した状態の古典的ベクトル形式を生成する効率的な読み出しプロトコルを提案する。
我々のプロトコルは、出力状態が入力行列の行空間にある場合に適合する。
我々の技術ツールの1つは、Gram-Schmidt正則手順を実行するための効率的な量子アルゴリズムである。
論文 参考訳(メタデータ) (2020-04-14T11:05:26Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。