論文の概要: A trilinear quantum dot architecture for semiconductor spin qubits
- arxiv url: http://arxiv.org/abs/2501.17814v1
- Date: Wed, 29 Jan 2025 18:06:38 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-01-30 15:53:15.088142
- Title: A trilinear quantum dot architecture for semiconductor spin qubits
- Title（参考訳）: 半導体スピン量子ビットのためのトリリニア量子ドットアーキテクチャ
- Authors: R. Li, V. Levajac, C. Godfrin, S. Kubicek, G. Simion, B. Raes, S. Beyne, I. Fattal, A. Loenders, W. De Roeck, M. Mongillo, D. Wan, K. De Greve,
- Abstract要約: 本稿では,各量子ドットへの個別の配線を可能としながら,物理配置において簡便なトリ線形量子ドットアレイを提案する。
電子シャットリングにより、トリリニアアーキテクチャは2次元の正方格子と同等かそれ以上の量子ビット接続を提供する。
また、量子ビットチップを低消費電力スイッチベースのCryoCMOS回路と3D統合して並列量子ビット演算を行うスケーラブルな制御方式を提案する。
- 参考スコア（独自算出の注目度）: 0.0
- License:
- Abstract: Semiconductor quantum dot spin qubits hold significant potential for scaling to millions of qubits for practical quantum computing applications, as their structure highly resembles the structure of conventional transistors. Since classical semiconductor manufacturing technology has reached an unprecedented level of maturity, reliably mass-producing CMOS chips with hundreds of billions of components, conventional wisdom dictates that leveraging CMOS technologies for quantum dot qubits can result in upscaled quantum processors with thousands or even millions of interconnected qubits. However, the interconnect requirements for quantum circuits are very different from those for classical circuits, where for each qubit individual control and readout wiring could be needed. Although significant developments have been demonstrated on small scale systems, qubit numbers remain limited, to a large extent due to the lack of scalable qubit interconnect schemes. Here, we present a trilinear quantum dot array that is simple in physical layout while allowing individual wiring to each quantum dot. By means of electron shuttling, the trilinear architecture provides qubit connectivity that is equivalent to or even surpasses that of 2D square lattice. Assuming the current qubit fidelities of small-scale devices can be extrapolated to large-scale arrays, medium-length shuttling arrays on the order of tens of microns would allow million-scale qubit systems, while maintaining manageable overheads. We also present a scalable control scheme, where the qubit chip is 3D-integrated with a low-power switch-based cryoCMOS circuit for parallel qubit operation with limited control inputs. As our trilinear quantum dot array is fully compatible with existing semiconductor technologies, this qubit architecture represents one possible framework for future research and development of large-scale spin qubit systems.
- Abstract（参考訳）: 量子ドットスピン量子ビットは、その構造が従来のトランジスタの構造に非常によく似ているため、実用的な量子コンピューティング用途のために数百万の量子ビットにスケーリングする大きな可能性を秘めている。
古典的な半導体製造技術はかつてないほどの成熟度に達し、数十億のコンポーネントで確実に大量生産されるCMOSチップであるため、従来の知恵では、量子ドット量子ビットにCMOS技術を活用することで、数千から数百万の相互接続量子ビットによるアップスケール量子プロセッサが実現される可能性がある。
しかし、量子回路の相互接続要件は古典回路とは大きく異なり、各量子ビットの個別制御と読み出し配線が必要とされる。
小規模システムでは大きな発展が見られるが、スケーラブルな量子ビット相互接続スキームが欠如しているため、量子ビット数は限られている。
ここでは、各量子ドットへの個別の配線を可能としながら、物理配置が簡単であるトリリニア量子ドットアレイを提案する。
電子シャットリングにより、トリリニアアーキテクチャは2次元の正方格子と同等かそれ以上の量子ビット接続を提供する。
小型デバイスの現在の量子ビット密度を大規模配列に外挿できると仮定すると、数十ミクロン程度の中長のシャットリングアレイは、管理可能なオーバーヘッドを維持しながら、数百万の量子ビットシステムを可能にする。
また、量子ビットチップを低消費電力スイッチベースのCryoCMOS回路と3D統合し、制御入力を制限した並列量子ビット演算を行うスケーラブルな制御方式を提案する。
我々のトリリニア量子ドットアレイは、既存の半導体技術と完全に互換性があるため、この量子ビットアーキテクチャは、大規模なスピン量子ビットシステムの研究と開発のための1つの可能なフレームワークである。
関連論文リスト
- Semiconductor Circuits for Quantum Computing with Electronic Wave Packets [0.15729203067736897]
固体量子半導体回路で伝播する飛行電子波パケットを利用した代替手法を提案する。
クビットはオンデマンドで作成でき、共通のハードウェア要素で操作できるため、ハードウェア要件は大幅に削減される。
このランドマークは、コンパクトでスケーラブルなアーキテクチャでフォールトトレラントな量子コンピューティングの基礎を築いた。
論文 参考訳（メタデータ） (2024-10-21T17:51:13Z) - Efficient Learning for Linear Properties of Bounded-Gate Quantum Circuits [63.733312560668274]
d可変RZゲートとG-dクリフォードゲートを含む量子回路を与えられた場合、学習者は純粋に古典的な推論を行い、その線形特性を効率的に予測できるだろうか?
我々は、d で線形にスケーリングするサンプルの複雑さが、小さな予測誤差を達成するのに十分であり、対応する計算の複雑さは d で指数関数的にスケールすることを証明する。
我々は,予測誤差と計算複雑性をトレードオフできるカーネルベースの学習モデルを考案し,多くの実践的な環境で指数関数からスケーリングへ移行した。
論文 参考訳（メタデータ） (2024-08-22T08:21:28Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - A Quantum-Classical Collaborative Training Architecture Based on Quantum
State Fidelity [50.387179833629254]
我々は,コ・テンク (co-TenQu) と呼ばれる古典量子アーキテクチャを導入する。
Co-TenQuは古典的なディープニューラルネットワークを41.72%まで向上させる。
他の量子ベースの手法よりも1.9倍も優れており、70.59%少ない量子ビットを使用しながら、同様の精度を達成している。
論文 参考訳（メタデータ） (2024-02-23T14:09:41Z) - QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum
Circuits [82.50620782471485]
QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。
1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。
提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
論文 参考訳（メタデータ） (2024-01-10T22:33:00Z) - The SpinBus Architecture: Scaling Spin Qubits with Electron Shuttling [42.60602838972598]
本研究では、電子シャットリングを用いて量子ビットを接続し、低動作周波数と拡張量子ビットコヒーレンスを特徴とするSpinBusアーキテクチャを提案する。
室温計を用いた制御は、少なくとも144量子ビットを確実に支持できるが、もっと多くの数値が低温制御回路で認識できる。
論文 参考訳（メタデータ） (2023-06-28T16:24:11Z) - Circuit Cutting with Non-Maximally Entangled States [59.11160990637615]
分散量子コンピューティングは、複数のデバイスの計算能力を組み合わせて、個々のデバイスの限界を克服する。
回路切断技術は、古典的な通信を通じて量子計算の分配を可能にする。
量子テレポーテーション(quantum teleportation)は、指数的なショットの増加を伴わない量子計算の分布を可能にする。
非最大エンタングル量子ビット対を利用する新しい回路切断法を提案する。
論文 参考訳（メタデータ） (2023-06-21T08:03:34Z) - Shared control of a 16 semiconductor quantum dot crossbar array [0.0]
平面ゲルマニウムの二次元クロスバーアレイを効率的に操作するために,半導体量子ドットの共有制御を導入する。
量子ドット間カップリングの選択的制御法を確立し,10GHz以上のトンネル結合性を実現する。
論文 参考訳（メタデータ） (2022-09-14T12:59:50Z) - Jellybean quantum dots in silicon for qubit coupling and on-chip quantum
chemistry [0.6818394664182874]
シリコン金属酸化物半導体(SiMOS)量子ドットスピンキュービットの小型化と優れた積分性は、大量製造可能なスケールアップ量子プロセッサにとって魅力的なシステムである。
本稿では, 量子ドットの電荷とスピン特性について検討し, 量子ビットカップラとしての役割を期待する。
論文 参考訳（メタデータ） (2022-08-08T12:24:46Z) - Spiderweb array: A sparse spin-qubit array [0.04582374977939354]
大規模チップベースの量子コンピュータを追求する主なボトルネックの1つは、キュービットシステムの動作に必要な制御信号の多さである。
ここでは、オンチップ制御エレクトロニクスを統合する量子ドットスピン量子ビットアーキテクチャについて論じ、チップ境界における信号接続数を著しく削減する。
論文 参考訳（メタデータ） (2021-10-01T03:20:29Z) - Interleaving: Modular architectures for fault-tolerant photonic quantum
computing [50.591267188664666]
フォトニック核融合型量子コンピューティング(FBQC)は低損失フォトニック遅延を用いる。
FBQCのモジュールアーキテクチャとして,これらのコンポーネントを結合して「インターリービングモジュール」を形成するアーキテクチャを提案する。
遅延の乗法的パワーを行使すると、各加群はヒルベルト空間に数千の物理量子ビットを加えることができる。
論文 参考訳（メタデータ） (2021-03-15T18:00:06Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。