論文の概要: AuthOr: Lower Cost Authenticity-Oriented Garbling for Arbitrary Boolean Circuits

• arxiv url: http://arxiv.org/abs/2501.18387v5
• Date: Wed, 30 Apr 2025 14:37:04 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-05-02 19:15:52.24162
• Title: AuthOr: Lower Cost Authenticity-Oriented Garbling for Arbitrary Boolean Circuits
• Title（参考訳）: AuthOr: 任意ブール回路における低コスト認証指向ガーブリング
• Authors: Osman Biçer, Ali Ajorian,
• Abstract要約: Frederiksenらによる認証指向のギャリングスキームEurocrypt '15は、Bellareらによる認証基準のみを満たすように設計されている。 我々は、Zahurらのハーフゲート(HG)ガーブリングの最先端の真正性指向バージョンであるCrypto '15を改善する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Authenticity-oriented (previously named as privacy-free) garbling schemes of Frederiksen et al. Eurocrypt '15 are designed to satisfy only the authenticity criterion of Bellare et al. ACM CCS '12, and to be more efficient compared to full-fledged garbling schemes. In this work, we improve the state-of-the-art authenticity-oriented version of half gates (HG) garbling of Zahur et al. Crypto '15 by allowing it to be bandwidth-free if any of the input wires of an AND gate is freely settable by the garbler. Our full solution AuthOr then successfully combines the ideas from information-theoretical garbling of Kondi and Patra Crypto '17 and the HG garbling-based scheme that we obtained. AuthOr has a lower communication cost (i.e., garbled circuit or GC size) than HG garbling without any further security assumption. Theoretically, AuthOr's GC size reduction over HG garbling lies in the range between 0 to 100%, and the exact improvement depends on the circuit structure. We have implemented our scheme and conducted tests on various circuits that were constructed by independent researchers. Our experimental results show that in practice, the GC size gain may be up to around 98%.
• Abstract（参考訳）: Frederiksen ら al Eurocrypt '15 の認証指向(以前はプライバシーのない)ガーブリングスキームは Bellare ら al ACM CCS '12 の認証基準のみを満たすように設計されており、本格的なガーブリングスキームよりも効率的である。 本研究では、Zahur et al Crypto '15のハーフゲート(HG)ガーブリングの最先端の真正性指向バージョンを改善する。 完全なソリューションであるAuthOrは、KondiとPatra Crypto '17の情報理論的なギャリングと、得られたHGギャリングに基づくスキームのアイデアをうまく組み合わせています。 AuthOr は HG よりも通信コストが低く(ガーブラード回路や GC サイズ)、さらなるセキュリティ上の仮定は不要である。 理論的には、HG ガーリングに対する AuthOr の GC サイズ削減は 0 から 100% の範囲にあり、正確な改善は回路構造に依存する。 提案手法を実装し, 独立研究者によって構築された各種回路の試験を行った。 実験の結果,GCサイズの増加率は98%程度になる可能性が示唆された。

関連論文リスト

• OGBench: Benchmarking Offline Goal-Conditioned RL [72.00291801676684]
  オフライン目標条件強化学習(GCRL)は強化学習における大きな問題である。 オフラインゴール条件RLにおけるアルゴリズム研究のための,新しい高品質なベンチマークであるOGBenchを提案する。
  論文  参考訳（メタデータ） (2024-10-26T06:06:08Z)
• Faster-GCG: Efficient Discrete Optimization Jailbreak Attacks against Aligned Large Language Models [16.938267820586024]
  本稿では,GCGの設計を深く掘り下げて,効率の良い逆ジェイルブレイク法であるFaster-GCGを提案する。 実験により、高速GCGは計算コストのたった1/10で元のGCGを超えることができることが示された。
  論文  参考訳（メタデータ） (2024-10-20T11:27:41Z)
• A Ring-Based Distributed Algorithm for Learning High-Dimensional Bayesian Networks [0.6574756524825567]
  本稿では,局所学習アルゴリズムとしてGreedy Equivalence Search(GES)を用いたリングベース分散手法を提案する。 この方法は、可能なエッジの集合を分割し、リング内の各プロセッサが受信したサブセットでのみ動作するように制限することを含む。
  論文  参考訳（メタデータ） (2024-09-20T08:20:24Z)
• Minimum Synthesis Cost of CNOT Circuits [0.0]
  我々は合成においてCNOTゲートを分類する新しい方法を用いて、$O(nomega)$時間で計算可能な厳密な下界を求める。 フレームワークを適用すると、$n$サイクル回路の3(n-1)$ゲート合成が最適であることが証明され、それらの構造についての洞察が得られる。
  論文  参考訳（メタデータ） (2024-08-15T03:09:53Z)
• Perturb-and-Project: Differentially Private Similarities and Marginals [73.98880839337873]
  差分プライバシーのための入力摂動フレームワークを再検討し、入力にノイズを付加する。 まず、ペアワイズ・コサイン類似性をプライベートにリリースするための新しい効率的なアルゴリズムを設計する。 我々は,$k$の辺縁クエリを$n$の機能に対して計算する新しいアルゴリズムを導出する。
  論文  参考訳（メタデータ） (2024-06-07T12:07:16Z)
• Improved Techniques for Optimization-Based Jailbreaking on Large Language Models [78.32176751215073]
  Greedy Coordinate Gradient (GCG)攻撃の成功は、最適化ベースのジェイルブレイク技術の研究への関心が高まっている。 我々はGCGのような最適化ベースのジェイルブレイクにいくつかの改良(経験的)技術を提案する。 以上の結果から,GCGが最先端のジェイルブレイク攻撃より優れ,100%近い攻撃成功率を達成できる可能性が示唆された。
  論文  参考訳（メタデータ） (2024-05-31T17:07:15Z)
• Fast Evaluation of S-boxes with Garbled Circuits [4.036372578802888]
  ガーブリングスキームは、プライバシ保護プロトコルとセキュアな双方向計算のための重要なプリミティブである。 本稿では,XORと単射影ゲートからなる回路において,2n$の値をワイヤに割り当てる射影ガーブリング方式を提案する。 置換置換置換暗号の評価により,提案方式の性能解析を行う。
  論文  参考訳（メタデータ） (2024-05-31T09:07:44Z)
• Scalable 3D Registration via Truncated Entry-wise Absolute Residuals [65.04922801371363]
  3ドルの登録アプローチでは、1000万ドル(107ドル)以上のポイントペアを、99%以上のランダムなアウトレイアで処理することができる。 我々はこの手法をTEARと呼び、Trncated Entry-wise Absolute Residualsを演算するoutlier-robust損失を最小限にする。
  論文  参考訳（メタデータ） (2024-04-01T04:43:39Z)
• Skipping Scheme for Gate-hiding Garbled Circuits [7.843067454031]
  ゲートを隠蔽するガーブラード回路は、時間コストを大幅に削減する可能性がある。 本方式では,回路全体を計算する必要をなくし,不要な実行経路を回避するためにスキップゲートを導入する。 半正直シナリオにおけるシミュレーションベースと対称性ベースのセキュリティを組み合わせたハイブリッドセキュリティの証明を行い,ゲートヒディング条件下でのセキュリティの実証を行った。
  論文  参考訳（メタデータ） (2023-12-05T05:38:09Z)
• T-GAE: Transferable Graph Autoencoder for Network Alignment [79.89704126746204]
  T-GAEはグラフオートエンコーダフレームワークで、GNNの転送性と安定性を活用して、再トレーニングなしに効率的なネットワークアライメントを実現する。 実験の結果、T-GAEは最先端の最適化手法と最高のGNN手法を最大38.7%、50.8%で上回っていることがわかった。
  論文  参考訳（メタデータ） (2023-10-05T02:58:29Z)
• Direct pulse-level compilation of arbitrary quantum logic gates on superconducting qutrits [36.30869856057226]
  任意のqubitおよびqutritゲートを高忠実度で実現でき、ゲート列の長さを大幅に削減できることを示す。 最適制御ゲートは少なくとも3時間ドリフトでき、同じ校正パラメータを全ての実装ゲートに利用できることを示す。
  論文  参考訳（メタデータ） (2023-03-07T22:15:43Z)
• Software mitigation of coherent two-qubit gate errors [55.878249096379804]
  2量子ゲートは量子コンピューティングの重要な構成要素である。 しかし、量子ビット間の不要な相互作用(いわゆる寄生ゲート)は、量子アプリケーションの性能を低下させる。 寄生性2ビットゲート誤差を軽減するための2つのソフトウェア手法を提案する。
  論文  参考訳（メタデータ） (2021-11-08T17:37:27Z)
• MPC-Friendly Commitments for Publicly Verifiable Covert Security [16.430876603766965]
  本稿では,2要素計算におけるコミットメントを効率よく検証する問題に対処する。 当社の工事は, PVC (Public Verible Covert) セキュリティモデルで運用されている。 我々は, 必要な非線形操作の観点から, 建設が厳密であることを示す。
  論文  参考訳（メタデータ） (2021-09-15T17:52:18Z)
• Approaching the theoretical limit in quantum gate decomposition [0.0]
  本稿では,CNOT$ゲート数を持つ1量子および2量子ビットの量子ゲートを用いて,一般量子プログラムを分解する新しい数値計算手法を提案する。 本手法は, 既設計量子回路における単一量子ビット回転ゲートに関するパラメータの逐次最適化に基づく。
  論文  参考訳（メタデータ） (2021-09-14T15:36:22Z)
• An Information Theory-inspired Strategy for Automatic Network Pruning [88.51235160841377]
  深層畳み込みニューラルネットワークは、リソース制約のあるデバイスで圧縮されることがよく知られている。 既存のネットワークプルーニング手法の多くは、人的努力と禁忌な計算資源を必要とする。 本稿では,自動モデル圧縮のための情報理論に基づく戦略を提案する。
  論文  参考訳（メタデータ） (2021-08-19T07:03:22Z)
• Attack of the Genes: Finding Keys and Parameters of Locked Analog ICs Using Genetic Algorithm [3.0396374367054784]
  進化戦略に基づくアルゴリズムを用いて,アナログ難読化/ロック手法の安全性について検討する。 本稿では、ロックされたアナログ回路を完全に破壊できる遺伝的アルゴリズム(GA)を提案する。 我々は,より単純な満足度変調理論(SMT)に基づく共通アナログベンチマーク回路への攻撃を,組合せロックとパラメータバイアスによって回避する。
  論文  参考訳（メタデータ） (2020-03-31T01:38:00Z)
• Improved Consistency Regularization for GANs [102.17007700413326]
  本稿では,その性能向上を目的とした整合性正規化手法について,いくつかの改良を加えて検討する。 CIFAR-10とCelebAの無条件画像合成では、様々なGANアーキテクチャ上で最もよく知られたFIDスコアが得られる。 ImageNet-2012では、この手法をオリジナルのBigGANモデルに適用し、FIDを6.66から5.38に改善する。
  論文  参考訳（メタデータ） (2020-02-11T22:53:21Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。