論文の概要: Enhancing Field-Oriented Control of Electric Drives with Tiny Neural Network Optimized for Micro-controllers

• arxiv url: http://arxiv.org/abs/2502.00532v1
• Date: Sat, 01 Feb 2025 19:16:51 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-02-05 14:52:27.741461
• Title: Enhancing Field-Oriented Control of Electric Drives with Tiny Neural Network Optimized for Micro-controllers
• Title（参考訳）: マイクロコントローラに最適化されたティニーニューラルネットワークによる電界配向制御の強化
• Authors: Martin Joel Mouk Elele, Danilo Pau, Shixin Zhuang, Tullio Facchinetti,
• Abstract要約: 本稿では、永久磁石同期モータ(PMSM)のフィールド指向制御(FOC)に統合された小型フィードフォワードニューラルネットワークTinyFCを紹介する。 マイクロコントローラの計算およびメモリ制約に適合しながら、FOC性能を向上させるために、軽量な1400のパラメータであるTinyFCが開発された。
• 参考スコア（独自算出の注目度）: 0.8328638943795448
• License:
• Abstract: The deployment of neural networks on resource-constrained micro-controllers has gained momentum, driving many advancements in Tiny Neural Networks. This paper introduces a tiny feed-forward neural network, TinyFC, integrated into the Field-Oriented Control (FOC) of Permanent Magnet Synchronous Motors (PMSMs). Proportional-Integral (PI) controllers are widely used in FOC for their simplicity, although their limitations in handling nonlinear dynamics hinder precision. To address this issue, a lightweight 1,400 parameters TinyFC was devised to enhance the FOC performance while fitting into the computational and memory constraints of a micro-controller. Advanced optimization techniques, including pruning, hyperparameter tuning, and quantization to 8-bit integers, were applied to reduce the model's footprint while preserving the network effectiveness. Simulation results show the proposed approach significantly reduced overshoot by up to 87.5%, with the pruned model achieving complete overshoot elimination, highlighting the potential of tiny neural networks in real-time motor control applications.
• Abstract（参考訳）: 資源に制約のあるマイクロコントローラへのニューラルネットワークの展開は勢いを増し、Tiny Neural Networksで多くの進歩をもたらした。 本稿では、永久磁石同期モータ(PMSM)のフィールド指向制御(FOC)に統合された、小さなフィードフォワードニューラルネットワークであるTinyFCを紹介する。 Proportional-Integral (PI) コントローラはFOCにおいてその単純さのために広く使われているが、非線形力学の扱いの制限は精度を損なう。 この問題に対処するため、TinyFCはマイクロコントローラの計算およびメモリ制約に適合しつつ、FOC性能を向上させるために1400の軽量パラメータを考案した。 プルーニング,ハイパーパラメータチューニング,8ビット整数への量子化といった高度な最適化手法を適用し,ネットワークの有効性を保ちながらモデルのフットプリントを削減した。 シミュレーションの結果、提案手法によりオーバーシュートを最大87.5%削減し、フルオーバーシュート除去を実現し、リアルタイムモータ制御アプリケーションにおける小さなニューラルネットワークの可能性を強調した。

関連論文リスト

• Energy-Aware FPGA Implementation of Spiking Neural Network with LIF Neurons [0.5243460995467893]
  スパイキングニューラルネットワーク(SNN)は、TinyMLの最先端ソリューションとして際立っている。 本稿では,第1次Leaky Integrate-and-Fire(LIF)ニューロンモデルに基づく新しいSNNアーキテクチャを提案する。 ハードウェアフレンドリーなLIF設計も提案され、Xilinx Artix-7 FPGA上で実装されている。
  論文  参考訳（メタデータ） (2024-11-03T16:42:10Z)
• DSORT-MCU: Detecting Small Objects in Real-Time on Microcontroller Units [1.4447019135112429]
  本稿では,YOLOモデルや一般的なFOMOネットワークを含む,軽量でエネルギー効率の高い物体検出ネットワークに対する適応型タイリング手法を提案する。 提案したタイリングにより,大規模検出モデルと比較して精度が損なわれることなく,低消費電力のMCU上で物体検出が可能となる。
  論文  参考訳（メタデータ） (2024-10-22T07:37:47Z)
• Real-Time Stress Detection via Photoplethysmogram Signals: Implementation of a Combined Continuous Wavelet Transform and Convolutional Neural Network on Resource-Constrained Microcontrollers [0.20971479389679332]
  本稿では,フォトプレソグラム(SAD)信号の解析のために設計された畳み込みニューラルネットワーク(CNN)を用いた頑健なストレス検出システムを提案する。 本研究では、連続ウェーブレット変換(CWT)を用いて、手首PPG信号から情報的特徴を抽出し、ストレス検出と学習の強化を図った。
  論文  参考訳（メタデータ） (2024-10-14T06:43:51Z)
• Auto-Train-Once: Controller Network Guided Automatic Network Pruning from Scratch [72.26822499434446]
  オートトレインオース (Auto-Train-Once, ATO) は、DNNの計算コストと記憶コストを自動的に削減するために設計された、革新的なネットワークプルーニングアルゴリズムである。 総合的な収束解析と広範な実験を行い,本手法が様々なモデルアーキテクチャにおける最先端性能を実現することを示す。
  論文  参考訳（メタデータ） (2024-03-21T02:33:37Z)
• Full-Stack Optimization for CAM-Only DNN Inference [2.0837295518447934]
  本稿では,3次重み付けニューラルネットワークと連想プロセッサのアルゴリズム最適化の組み合わせについて検討する。 演算強度を低減し,APの畳み込みを最適化する新しいコンパイルフローを提案する。 本研究では,イメージネット上でのResNet-18推論のエネルギー効率を,クロスバーメモリアクセラレータと比較して7.5倍向上させる。
  論文  参考訳（メタデータ） (2024-01-23T10:27:38Z)
• Enhancing Lightweight Neural Networks for Small Object Detection in IoT Applications [1.6932009464531739]
  そこで本研究では,既存の物体検出装置上で使用可能な適応型タイリング手法を提案する。 実験の結果,提案手法はF1スコアを最大225%向上し,平均オブジェクト数誤差を最大76%削減できることがわかった。
  論文  参考訳（メタデータ） (2023-11-13T08:58:34Z)
• EPIM: Efficient Processing-In-Memory Accelerators based on Epitome [78.79382890789607]
  畳み込みのような機能を提供する軽量神経オペレータであるEpitomeを紹介する。 ソフトウェア側では,PIMアクセラレータ上でのエピトームのレイテンシとエネルギを評価する。 ハードウェア効率を向上させるため,PIM対応層設計手法を提案する。
  論文  参考訳（メタデータ） (2023-11-12T17:56:39Z)
• Real-time Neural-MPC: Deep Learning Model Predictive Control for Quadrotors and Agile Robotic Platforms [59.03426963238452]
  モデル予測制御パイプライン内の動的モデルとして,大規模で複雑なニューラルネットワークアーキテクチャを効率的に統合するフレームワークであるReal-time Neural MPCを提案する。 ニューラルネットワークを使わずに、最先端のMPCアプローチと比較して、位置追跡誤差を最大82%削減することで、実世界の問題に対する我々のフレームワークの実現可能性を示す。
  論文  参考訳（メタデータ） (2022-03-15T09:38:15Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• Efficient Micro-Structured Weight Unification and Pruning for Neural Network Compression [56.83861738731913]
  ディープニューラルネットワーク(DNN)モデルは、特にリソース制限されたデバイスにおいて、実用的なアプリケーションに不可欠である。 既往の非構造的あるいは構造化された重量刈り法は、推論を真に加速することはほとんど不可能である。 ハードウェア互換のマイクロ構造レベルでの一般化された重み統一フレームワークを提案し,高い圧縮と加速度を実現する。
  論文  参考訳（メタデータ） (2021-06-15T17:22:59Z)
• MicroNet: Towards Image Recognition with Extremely Low FLOPs [117.96848315180407]
  MicroNetは計算コストの極めて低い効率的な畳み込みニューラルネットワークである。 MicroNetのファミリは、低いFLOP体制における最先端技術よりも大きなパフォーマンス向上を実現している。 例えば、MicroNet-M1は12のMFLOPを持つImageNet分類において61.1%のトップ-1の精度を達成し、MobileNetV3を11.3%上回っている。
  論文  参考訳（メタデータ） (2020-11-24T18:59:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。