論文の概要: Bias-preserving and error-detectable entangling operations in a superconducting dual-rail system

• arxiv url: http://arxiv.org/abs/2503.10935v1
• Date: Thu, 13 Mar 2025 22:49:43 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-03-17 13:06:51.253385
• Title: Bias-preserving and error-detectable entangling operations in a superconducting dual-rail system
• Title（参考訳）: 超電導デュアルレールシステムにおけるバイアス保存・エラー検出可能なエンタングル操作
• Authors: Nitish Mehta, James D. Teoh, Taewan Noh, Ankur Agrawal, Richard Chamberlain, Tzu-Chiao Chien, Jacob C. Curtis, Bassel Heiba Elfeky, S. M. Farzaneh, Benjamin Gudlewski, Trevor Keen, Nishaad Khedkar, Cihan Kurter, Richard Li, Gangqiang Liu, Pinlei Lu, Heather McCarrick, Anirudh Narla, Sitakanta Satapathy, Tali Shemma, Ruby A. Shi, Daniel K. Weiss, Jose Aumentado, Chan U Lei, Joseph O. Yuan, Shantanu O. Mundhada, S. Harvey Moseley, Jr., Kevin S. Chou, Robert J. Schoelkopf,
• Abstract要約: 超伝導マイクロ波キャビティに基づくデュアルレール消去量子ビットのための新しい2量子ゲートの設計と実現を行う。 ゲートは高速(シム$500 ns)で、エラー検出後0.1%未満の残差が生じる。 制御量子ビットの少なくとも3倍の頻度で発生する低および非対称な劣化誤差を測るとともに、1ゲートあたり$sim$0.5%の低消去率を測定する。
• 参考スコア（独自算出の注目度）: 2.6938073024114755
• License:
• Abstract: For useful quantum computation, error-corrected machines are required that can dramatically reduce the inevitable errors experienced by physical qubits. While significant progress has been made in approaching and exceeding the surface-code threshold in superconducting platforms, large gains in the logical error rate with increasing system size remain out of reach. This is due both to the large number of required physical qubits and the need to operate far below threshold. Importantly, by exploiting the biases and structure of the physical errors, this threshold can be raised. Erasure qubits achieve this by detecting certain errors at the hardware level. Dual-rail qubits encoded in superconducting cavities are a promising erasure qubit wherein the dominant error, photon loss, can be detected and converted to an erasure. In these approaches, the complete set of operations, including two qubit gates, must be high performance and preserve as much of the desirable hierarchy or bias in the errors as possible. Here, we design and realize a novel two-qubit gate for dual-rail erasure qubits based on superconducting microwave cavities. The gate is high-speed ($\sim$500 ns duration), and yields a residual gate infidelity after error detection below 0.1%. Moreover, we experimentally demonstrate that this gate largely preserves the favorable error structure of idling dual-rail qubits, making it ideal for error correction. We measure low erasure rates of $\sim$0.5% per gate, as well as low and asymmetric dephasing errors that occur at least three times more frequently on control qubits compared to target qubits. Bit-flip errors are practically nonexistent, bounded at the few parts per million level. This error asymmetry has not been well explored but is extremely useful in quantum error correction and flag-qubit contexts, where it can create a faster path to effective error-corrected systems.
• Abstract（参考訳）: 量子計算に有用なためには、物理量子ビットが経験する必然的なエラーを劇的に削減するエラー修正マシンが必要である。 超伝導プラットフォームにおける表面コードしきい値の接近と超過には大きな進展があるが、システムサイズの増加に伴う論理誤差率の大きな上昇は到達範囲外である。 これは大量の物理量子ビットが必要であり、しきい値以下で運用する必要があるためである。 重要なのは、物理的なエラーのバイアスと構造を利用して、この閾値を上げることができることだ。 消去キュービットは、ハードウェアレベルで特定のエラーを検出することでこれを実現する。 超伝導キャビティに符号化されたデュアルレール量子ビットは有望な消去量子ビットであり、主な誤差である光子損失を検出し、消去に変換することができる。 これらのアプローチでは、2つのキュービットゲートを含む完全な操作セットは高い性能でなければならない。 そこで,超伝導マイクロ波キャビティに基づく二重レール消去量子ビットのための新しい2量子ゲートの設計と実現を行う。 ゲートは高速($500 ns)であり、エラー検出後0.1%未満の残差ゲート不完全性が得られる。 さらに、このゲートはアイドリングデュアルレールキュービットの良好なエラー構造を保ち、エラー訂正に最適であることを実験的に実証した。 我々は、目標量子ビットの少なくとも3倍の頻度で発生する低い非対称な劣化誤差と同様に、ゲート当たりの$\sim$0.5%の低消去率を測定する。 ビットフリップエラーは事実上存在せず、100万単位の部分に制限されている。 この誤差非対称性はよく研究されていないが、量子誤り訂正やフラグ・キュービットの文脈では非常に有用であり、効率的な誤り訂正システムへの高速な経路を作ることができる。

関連論文リスト

• Erasure detection of a dual-rail qubit encoded in a double-post superconducting cavity [1.8484713576684788]
  我々は、コンパクトで二重ポストの超伝導キャビティに符号化されたデュアルレール量子ビットを実装した。 我々は,3.981+/-0.003(ms)-1の消去率と,符号空間内における残差の最大0.17(ms)-1を測定する。
  論文  参考訳（メタデータ） (2023-11-08T01:36:51Z)
• Fast Flux-Activated Leakage Reduction for Superconducting Quantum Circuits [84.60542868688235]
  量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。 パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。 繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
  論文  参考訳（メタデータ） (2023-09-13T16:21:32Z)
• Model-based Optimization of Superconducting Qubit Readout [59.992881941624965]
  超伝導量子ビットに対するモデルベース読み出し最適化を実証する。 我々は,残共振器光子から500nsの終端長と最小限の過剰リセット誤差で,キュービット当たり1.5%の誤差を観測した。 この技術は数百のキュービットに拡張でき、エラー訂正コードや短期アプリケーションの性能を高めるために使用される。
  論文  参考訳（メタデータ） (2023-08-03T23:30:56Z)
• Demonstrating a long-coherence dual-rail erasure qubit using tunable transmons [59.63080344946083]
  共振結合された一対のトランスモンからなる「デュアルレール量子ビット」が高コヒーレントな消去量子ビットを形成することを示す。 我々は、チェック毎に0.1%$ dephasingエラーを導入しながら、消去エラーの中間回路検出を実演する。 この研究は、ハードウェア効率の量子誤り訂正のための魅力的なビルディングブロックとして、トランスモンベースのデュアルレールキュービットを確立する。
  論文  参考訳（メタデータ） (2023-07-17T18:00:01Z)
• Demonstrating a superconducting dual-rail cavity qubit with erasure-detected logical measurements [1.8914818474995836]
  両線量子ビットのアイドリング誤差を計測するために, 統合消去検出を用いた射影論理測定を実演する。 論理状態の生成と測定誤差を0.01%$レベルで測定し,99%以上の空洞崩壊事象を消去として検出する。 これらの結果は、2重レール消去量子ビットを高効率な消去符号に変換するのに必要な誤差階層を初めて確認したことを示す。
  論文  参考訳（メタデータ） (2023-07-06T17:52:00Z)
• Dual-rail encoding with superconducting cavities [2.003418126964701]
  2つの超伝導マイクロ波キャビティの単一光子部分空間に、我々の物理量子ビットを符号化する回路量子電気力学(QED)デュアルレール量子ビットを導入する。 本稿では, 状態準備, 論理的読み出し, パラメトリゾブル単一および2量子ゲートを含む, ゲートベースのユニバーサル操作の実施方法について述べる。
  論文  参考訳（メタデータ） (2022-12-22T23:21:39Z)
• Suppressing quantum errors by scaling a surface code logical qubit [147.2624260358795]
  複数のコードサイズにわたる論理量子ビット性能のスケーリングの測定について報告する。 超伝導量子ビット系は、量子ビット数の増加による追加誤差を克服するのに十分な性能を有する。 量子誤り訂正は量子ビット数が増加するにつれて性能が向上し始める。
  論文  参考訳（メタデータ） (2022-07-13T18:00:02Z)
• Erasure conversion for fault-tolerant quantum computing in alkaline earth Rydberg atom arrays [3.575043595126111]
  本稿では,物理誤差を消去に変換する171ドルYb中性原子量子ビットに対して,量子ビット符号化とゲートプロトコルを提案する。 エラーの98%を消去に変換できると見積もっている。
  論文  参考訳（メタデータ） (2022-01-10T18:56:31Z)
• Measurement-Free Ultrafast Quantum Error Correction by Using Multi-Controlled Gates in Higher-Dimensional State Space [0.5937476291232802]
  本稿では,マルチコントロールゲートを用いて,実時間誤差の補正を行う手法を提案する。 トランスモンの最低3つのエネルギーレベルを用いてトフォリゲートを分解する。 エラー修正やアンシラキュービットのリセットに要する時間を大幅に短縮する。
  論文  参考訳（メタデータ） (2021-08-31T21:44:14Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)
• Exponential suppression of bit or phase flip errors with repetitive error correction [56.362599585843085]
  最先端の量子プラットフォームは通常、物理的エラーレートが10～3ドル近くである。 量子誤り訂正(QEC)は、多くの物理量子ビットに量子論理情報を分散することで、この分割を橋渡しすることを約束する。 超伝導量子ビットの2次元格子に埋め込まれた1次元繰り返し符号を実装し、ビットまたは位相フリップ誤差の指数的抑制を示す。
  論文  参考訳（メタデータ） (2021-02-11T17:11:20Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。