論文の概要: Logical multi-qubit entanglement with dual-rail superconducting qubits

• arxiv url: http://arxiv.org/abs/2504.12099v1
• Date: Wed, 16 Apr 2025 14:02:30 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-04-24 17:30:00.526575
• Title: Logical multi-qubit entanglement with dual-rail superconducting qubits
• Title（参考訳）: デュアルレール超伝導量子ビットを用いた論理的マルチキュービット絡み合わせ
• Abstract要約: 4つのデュアルレール消去量子ビットを統合した超伝導プロセッサを実証する。 各デュアルレールキュービットは、調整可能なトランスモンのペアで符号化され、ミリ秒スケールのコヒーレンス時間と単一キュービットゲートエラーを保存する。 この研究は、消去量子ビットを用いたブループリントフォード量子誤り補正を提供する。
• 参考スコア（独自算出の注目度）: 14.808613294313902
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Recent advances in quantum error correction (QEC) across hardware platforms have demonstrated operation near and beyond the fault-tolerance threshold, yet achieving exponential suppression of logical errors through code scaling remains a critical challenge. Erasure qubits, which enable hardware-level detection of dominant error types, offer a promising path toward resource-efficient QEC by exploiting error bias. Single erasure qubits with dual-rail encoding in superconducting cavities and transmons have demonstrated high coherence and low single-qubit gate errors with mid-circuit erasure detection, but the generation of multi-qubit entanglement--a fundamental requirement for quantum computation and error correction--has remained an outstanding milestone. Here, we demonstrate a superconducting processor integrating four dual-rail erasure qubits that achieves the logical multi-qubit entanglement with error-biased protection. Each dual-rail qubit, encoded in pairs of tunable transmons, preserves millisecond-scale coherence times and single-qubit gate errors at the level of $10^{-5}$. By engineering tunable couplings between logical qubits, we generate high-fidelity entangled states resilient to physical qubit noise, including logical Bell states (98.8% fidelity) and a three-logical-qubit Greenberger-Horne-Zeilinger (GHZ) state (93.5% fidelity). A universal gate set is realized through a calibrated logical controlled-NOT (CNOT) gate with 96.2% process fidelity, enabled by coupler-activated $XX$ interactions in the protected logical subspace. This work advances dual-rail architectures beyond single-qubit demonstrations, providing a blueprint for concatenated quantum error correction with erasure qubits.
• Abstract（参考訳）: ハードウェアプラットフォーム間での量子エラー補正(QEC)の最近の進歩は、フォールトトレランスしきい値付近およびそれを超える動作を実証しているが、コードスケーリングによる論理エラーの指数的な抑制は、依然として重要な課題である。 エラー型をハードウェアレベルで検出できる消去量子ビットは、エラーバイアスを利用してリソース効率の高いQECへの有望な経路を提供する。 超伝導キャビティとトランスモンにおけるデュアルレール符号化を用いた単一消去量子ビットは、中間回路消去検出による高いコヒーレンスかつ低い単一ビットゲート誤差を示すが、量子計算と誤り訂正の基本的な要件であるマルチキュービットエンタングルメントの生成は目覚ましいマイルストーンのままである。 ここでは,2重レール消去量子ビットを4つ統合した超伝導プロセッサを試作し,誤差バイアス保護による論理的マルチキュービット絡み合わせを実現する。 チューナブルトランスモンのペアで符号化された各デュアルレールキュービットは、ミリ秒スケールのコヒーレンス時間と1キュービットゲートエラーを10^{-5}$のレベルで保持する。 論理的量子ビット間の可変結合を工学することにより、論理的ベル状態(98.8%の忠実さ)や3つの論理的量子ビットグリーンベルガー・ホーネ・ザイリンガー状態(93.5%の忠実さ)を含む、物理的量子ビットノイズに耐性のある高忠実な絡み合った状態を生成する。 普遍ゲートセットは、96.2%のプロセス忠実度を持つ校正論理制御NOT(CNOT)ゲートを通じて実現され、保護された論理部分空間におけるカプラ活性化された$XX$相互作用によって実現される。 この研究は、単一量子ビットのデモンストレーションを超えてデュアルレールアーキテクチャを進化させ、消去量子ビットによる連結量子エラー補正のための青写真を提供する。

関連論文リスト

• The Gain-Engineered Transmon [68.89136228609398]
  標準的なトランスモン・リードアウト共振器回路において,ノイズバイアス量子ビットを導入し,実験的に実現する。 本システムは,ハードウェア効率のよい量子エラー検出と修正手法のための単純なビルディングブロックとして利用するための道を開く。
  論文  参考訳（メタデータ） (2026-08-26T17:00:42Z)
• Error Correction of Beamsplitter-Generated Entangled GKP States [56.80803785296797]
  有望なボソニックコードは、Gottesman-Kitaev-Preskill (GKP)コードである。 ビームスプリッタ上にグリッド構造を持つが論理情報を持たない2つのクヌート状態に干渉することにより、GKP量子ビットの絡み合った状態を生成する。 我々は,平均忠実度69%のベル状態をすべて生成し,量子誤差補正を用いて絡み合った状態寿命の延長を示す。
  論文  参考訳（メタデータ） (2026-05-08T17:01:19Z)
• Hardware-Efficient Erasure Qubits With Superconducting Transmon Qutrits [6.360113677092959]
  超伝導回路では、二重レール方式で消去量子ビットを構築することができる。 本研究では,トランスモン量子ビットを消去量子ビットとして動作させるハードウェア効率を実証する。 その結果、主流アーキテクチャは、すでに消去ベースのQEC戦略を実装している可能性が示唆された。
  論文  参考訳（メタデータ） (2026-04-09T18:01:53Z)
• Above 99.9% Fidelity Single-Qubit Gates, Two-Qubit Gates, and Readout in a Single Superconducting Quantum Device [58.154405222706146]
  2つのトランスモンキュービットがチューナブルカプラを介して結合された超伝導回路におけるキュービットカップラー結合強度のチューニングは、高忠実度単一および2キュービットゲートを可能にする。 我々は、平均で40hのCZゲート忠実度99.93%、同時シングルキュービットゲート忠実度99.98%、単一デバイスで99.94%以上の読み出し忠実度を達成する。
  論文  参考訳（メタデータ） (2025-08-22T14:49:47Z)
• Bias-preserving and error-detectable entangling operations in a superconducting dual-rail system [2.6938073024114755]
  超伝導マイクロ波キャビティに基づくデュアルレール消去量子ビットのための新しい2量子ゲートの設計と実現を行う。 ゲートは高速(シム$500 ns)で、エラー検出後0.1%未満の残差が生じる。 制御量子ビットの少なくとも3倍の頻度で発生する低および非対称な劣化誤差を測るとともに、1ゲートあたり$sim$0.5%の低消去率を測定する。
  論文  参考訳（メタデータ） (2025-03-13T22:49:43Z)
• Erasure detection of a dual-rail qubit encoded in a double-post superconducting cavity [1.8484713576684788]
  我々は、コンパクトで二重ポストの超伝導キャビティに符号化されたデュアルレール量子ビットを実装した。 我々は,3.981+/-0.003(ms)-1の消去率と,符号空間内における残差の最大0.17(ms)-1を測定する。
  論文  参考訳（メタデータ） (2023-11-08T01:36:51Z)
• Fast Flux-Activated Leakage Reduction for Superconducting Quantum Circuits [84.60542868688235]
  量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。 パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。 繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
  論文  参考訳（メタデータ） (2023-09-13T16:21:32Z)
• Demonstrating a long-coherence dual-rail erasure qubit using tunable transmons [59.63080344946083]
  共振結合された一対のトランスモンからなる「デュアルレール量子ビット」が高コヒーレントな消去量子ビットを形成することを示す。 我々は、チェック毎に0.1%$ dephasingエラーを導入しながら、消去エラーの中間回路検出を実演する。 この研究は、ハードウェア効率の量子誤り訂正のための魅力的なビルディングブロックとして、トランスモンベースのデュアルレールキュービットを確立する。
  論文  参考訳（メタデータ） (2023-07-17T18:00:01Z)
• Dual-rail encoding with superconducting cavities [2.003418126964701]
  2つの超伝導マイクロ波キャビティの単一光子部分空間に、我々の物理量子ビットを符号化する回路量子電気力学(QED)デュアルレール量子ビットを導入する。 本稿では, 状態準備, 論理的読み出し, パラメトリゾブル単一および2量子ゲートを含む, ゲートベースのユニバーサル操作の実施方法について述べる。
  論文  参考訳（メタデータ） (2022-12-22T23:21:39Z)
• Witnessing entanglement in trapped-ion quantum error correction under realistic noise [41.94295877935867]
  量子誤り補正(Quantum Error Correction, QEC)は、論理情報を複数の物理量子ビットに符号化することで冗長性を利用する。 トラップイオンプラットフォームで使用される2量子光シフトゲートの平均ゲート不忠実度を推定するために,詳細な顕微鏡誤差モデルを提案する。 次に、この現実的な誤差モデルを適用し、QECビルディングブロックとして機能する回路によって生成されるマルチパーティントの絡み合いを定量化する。
  論文  参考訳（メタデータ） (2022-12-14T20:00:36Z)
• Universal qudit gate synthesis for transmons [44.22241766275732]
  超伝導量子プロセッサを設計する。 本稿では,2量子共振共振ゲートを備えたユニバーサルゲートセットを提案する。 ノイズの多い量子ハードウェアのための$rm SU(16)$ゲートの合成を数値的に実証する。
  論文  参考訳（メタデータ） (2022-12-08T18:59:53Z)
• Erasure qubits: Overcoming the $T_1$ limit in superconducting circuits [105.54048699217668]
  振幅減衰時間である$T_phi$は、超伝導回路の量子忠実度を制限する主要な要因として長い間存在してきた。 本稿では、振幅減衰誤差を検出して消去誤差に変換する方法で、量子ビットを設計し、従来のT_phi$制限を克服する手法を提案する。
  論文  参考訳（メタデータ） (2022-08-10T17:39:21Z)
• Software mitigation of coherent two-qubit gate errors [55.878249096379804]
  2量子ゲートは量子コンピューティングの重要な構成要素である。 しかし、量子ビット間の不要な相互作用(いわゆる寄生ゲート)は、量子アプリケーションの性能を低下させる。 寄生性2ビットゲート誤差を軽減するための2つのソフトウェア手法を提案する。
  論文  参考訳（メタデータ） (2021-11-08T17:37:27Z)
• Quantum Circuit Engineering for Correcting Coherent Noise [1.0965065178451106]
  クロストークといくつかの運用上の干渉源は、キュービットまたはゲートが分離して校正またはベンチマークされるときに見えない。 超伝導共振CNOTゲート上の望ましくないZ-Z結合は、一般的に発生する一様クロストークノイズである。 実験では、CNOTゲートの強制通勤を積極的に展開し、低ノイズ状態調整回路を得る。
  論文  参考訳（メタデータ） (2021-09-08T10:33:18Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)
• Exponential suppression of bit or phase flip errors with repetitive error correction [56.362599585843085]
  最先端の量子プラットフォームは通常、物理的エラーレートが10～3ドル近くである。 量子誤り訂正(QEC)は、多くの物理量子ビットに量子論理情報を分散することで、この分割を橋渡しすることを約束する。 超伝導量子ビットの2次元格子に埋め込まれた1次元繰り返し符号を実装し、ビットまたは位相フリップ誤差の指数的抑制を示す。
  論文  参考訳（メタデータ） (2021-02-11T17:11:20Z)
• Benchmarking Coherent Errors in Controlled-Phase Gates due to Spectator Qubits [0.0]
  制御相ゲートにおける位相誤差は、ゲートに係わる2つのキュービットを1つ以上のオブザーバキュービットに分散結合させることにより評価する。 本研究は,マルチキュービット設定におけるオン/オフ比が有限である2量子ゲートの忠実度に対する限界を理解するために重要である。
  論文  参考訳（メタデータ） (2020-05-12T16:44:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。