論文の概要: NLS: Natural-Level Synthesis for Hardware Implementation Through GenAI

• arxiv url: http://arxiv.org/abs/2504.01981v1
• Date: Fri, 28 Mar 2025 15:46:01 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-04-04 12:55:39.540306
• Title: NLS: Natural-Level Synthesis for Hardware Implementation Through GenAI
• Title（参考訳）: NLS:GenAIによるハードウェア実装のための自然レベル合成
• Authors: Kaiyuan Yang, Huang Ouyang, Xinyi Wang, Bingjie Lu, Yanbo Wang, Charith Abhayaratne, Sizhao Li, Long Jin, Tiantai Deng,
• Abstract要約: 本稿では,システムレベルとコンポーネントレベルの両方で生成人工知能を用いてハードウェアを生成する革新的な手法であるNatural-Level Synthesisを紹介する。 NLSでは、Gen-AIモデルを使用して、自然言語記述を直接ハードウェア記述言語コードに変換することにより、開発、合成、テストステージに深く参加することができる。 我々は,自然言語駆動型HDL合成を容易にするNLSツールを開発し,システムレベルのHDL設計を高速に生成すると同時に,開発複雑性を大幅に低減した。
• 参考スコア（独自算出の注目度）: 41.03569272854125
• License:
• Abstract: This paper introduces Natural-Level Synthesis, an innovative approach for generating hardware using generative artificial intelligence on both the system level and component-level. NLS bridges a gap in current hardware development processes, where algorithm and application engineers' involvement typically ends at the requirements stage. With NLS, engineers can participate more deeply in the development, synthesis, and test stages by using Gen-AI models to convert natural language descriptions directly into Hardware Description Language code. This approach not only streamlines hardware development but also improves accessibility, fostering a collaborative workflow between hardware and algorithm engineers. We developed the NLS tool to facilitate natural language-driven HDL synthesis, enabling rapid generation of system-level HDL designs while significantly reducing development complexity. Evaluated through case studies and benchmarks using Performance, Power, and Area metrics, NLS shows its potential to enhance resource efficiency in hardware development. This work provides a extensible, efficient solution for hardware synthesis and establishes a Visual Studio Code Extension to assess Gen-AI-driven HDL generation and system integration, laying a foundation for future AI-enhanced and AI-in-the-loop Electronic Design Automation tools.
• Abstract（参考訳）: 本稿では,システムレベルとコンポーネントレベルの両方で生成人工知能を用いてハードウェアを生成する革新的な手法であるNatural-Level Synthesisを紹介する。 NLSは現在のハードウェア開発プロセスのギャップを埋め、アルゴリズムとアプリケーションエンジニアの関与は通常、要求段階で終了する。 NLSでは、Gen-AIモデルを使用して、自然言語記述を直接ハードウェア記述言語コードに変換することにより、開発、合成、テストステージに深く参加することができる。 このアプローチはハードウェア開発を効率化するだけでなく、アクセシビリティも向上する。 我々は,自然言語駆動型HDL合成を容易にするNLSツールを開発し,システムレベルのHDL設計を高速に生成すると同時に,開発複雑性を大幅に低減した。 パフォーマンス、パワー、エリアメトリクスを使用したケーススタディとベンチマークを通じて評価されたNLSは、ハードウェア開発におけるリソース効率を高める可能性を示している。 この作業は、ハードウェア合成のための拡張可能で効率的なソリューションを提供し、Gen-AI駆動のHDL生成とシステム統合を評価するVisual Studio Code Extensionを確立し、将来のAI強化およびループ内AI電子設計自動化ツールの基礎を築いた。

関連論文リスト

• Exploring Code Language Models for Automated HLS-based Hardware Generation: Benchmark, Infrastructure and Analysis [14.458529723566379]
  LLM(Large Language Model)は、PythonやC++などのプログラミング言語に使用される。 本稿では,LLMを利用してHLS(High-Level Synthesis)ベースのハードウェア設計を行う。
  論文  参考訳（メタデータ） (2025-02-19T17:53:59Z)
• Optimizing AI-Assisted Code Generation [0.8901073744693314]
  AI支援のコード生成ツールは、ソフトウェア開発を大きく変えた。 生成されたコードのセキュリティ、信頼性、機能、品質が保証されなければならない。 本稿では,これらの目標の現在までの実施について検討し,最適化戦略について検討する。
  論文  参考訳（メタデータ） (2024-12-14T20:14:44Z)
• HiVeGen -- Hierarchical LLM-based Verilog Generation for Scalable Chip Design [55.54477725000291]
  HiVeGenは階層的なVerilog生成フレームワークで、生成タスクを階層的なサブモジュールに分解する。 自動設計空間探索(DSE)を階層対応のプロンプト生成に変換し、コードの再利用を強化するために重みに基づく検索を導入する。 エラー補正コストを低減し、生成した設計の質を大幅に向上させる。
  論文  参考訳（メタデータ） (2024-12-06T19:37:53Z)
• Specifications: The missing link to making the development of LLM systems an engineering discipline [65.10077876035417]
  我々は、構造化出力、プロセスの監督、テストタイム計算など、これまでの分野の進歩について論じる。 モジュール型かつ信頼性の高いLCMシステムの開発に向けた研究の今後の方向性について概説する。
  論文  参考訳（メタデータ） (2024-11-25T07:48:31Z)
• Are LLMs Any Good for High-Level Synthesis? [1.3927943269211591]
  大規模言語モデル(LLM)は、高レベル合成(HLS)プロセスの合理化や置き換えが可能である。 LLMは自然言語の仕様を理解し、Cコードや自然言語の仕様を翻訳することができる。 本研究の目的は、AIアクセラレーション、組み込みシステム、高性能コンピューティングなどのアプリケーションにおいて、最適化されたハードウェア設計のための将来的な方向性を特定することである。
  論文  参考訳（メタデータ） (2024-08-19T21:40:28Z)
• Meaning-Typed Programming: Language-level Abstractions and Runtime for GenAI Applications [8.308424118055981]
  ソフトウェアは、論理コードから、生成的AIとアプリケーション機能に大規模言語モデル(LLM)を活用する神経統合アプリケーションへと、急速に進化している。 本稿では,神経統合型アプリケーションの作成を簡略化する新しい手法として,意味型プログラミング(MTP)を提案する。
  論文  参考訳（メタデータ） (2024-05-14T21:12:01Z)
• AutoHLS: Learning to Accelerate Design Space Exploration for HLS Designs [10.690389829735661]
  本稿では,深層ニューラルネットワーク(DNN)とベイズ最適化(BO)を統合してHLSハードウェア設計最適化を高速化する,AutoHLSという新しいフレームワークを提案する。 実験の結果,探索時間の70倍のスピードアップが得られた。
  論文  参考訳（メタデータ） (2024-03-15T21:14:44Z)
• Using the Abstract Computer Architecture Description Language to Model AI Hardware Accelerators [77.89070422157178]
  AI統合製品の製造者は、製品のパフォーマンス要件に適合するアクセラレータを選択するという、重大な課題に直面します。 抽象コンピュータアーキテクチャ記述言語(ACADL)は、コンピュータアーキテクチャブロック図の簡潔な形式化である。 本稿では,AIハードウェアアクセラレーションのモデル化にACADLを用いること,DNNのマッピングにACADL記述を使用し,タイミングシミュレーションのセマンティクスを解説し,性能評価結果の収集を行う。
  論文  参考訳（メタデータ） (2024-01-30T19:27:16Z)
• LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation [74.7163199054881]
  大規模言語モデル(LLM)は、文脈理解、論理推論、回答生成においてその能力を実証している。 本稿では,EDA分野におけるLLMの応用に関する系統的研究を行う。 論理合成,物理設計,マルチモーダル特徴抽出,回路のアライメントにLLMを適用することに焦点を当て,今後の研究の方向性を強調した。
  論文  参考訳（メタデータ） (2023-12-28T15:09:14Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。