論文の概要: Characterising the failure mechanisms of error-corrected quantum logic gates

• arxiv url: http://arxiv.org/abs/2504.07258v1
• Date: Wed, 09 Apr 2025 20:29:47 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-04-11 12:20:22.533533
• Title: Characterising the failure mechanisms of error-corrected quantum logic gates
• Title（参考訳）: 誤り訂正量子論理ゲートの故障機構の解明
• Authors: Robin Harper, Constance Lainé, Evan Hockings, Campbell McLauchlan, Georgia M. Nixon, Benjamin J. Brown, Stephen D. Bartlett,
• Abstract要約: 超伝導量子ビットアレイ上に生成した重ヘックス符号を用いて、異なるノイズ源が誤り訂正論理にどう影響するかを調べる。 読み出し期間中に発生するアイドリングエラーは、量子メモリにとって非常に有害である。 シミュレーションで異なるパラメータによって、フォールトトレラント論理ゲートの忠実度に影響を与える主要なノイズ源を特定する。
• 参考スコア（独自算出の注目度）: 2.5128687379089687
• License:
• Abstract: Mid-circuit measurements used in quantum error correction are essential in quantum computer architecture, as they read out syndrome data and drive logic gates. Here, we use a heavy-hex code prepared on a superconducting qubit array to investigate how different noise sources impact error-corrected logic. First, we identify that idling errors occurring during readout periods are highly detrimental to a quantum memory. We demonstrate significant improvements to the memory by designing and implementing a low-depth syndrome extraction circuit. Second, we perform a stability experiment to investigate the type of failures that can occur during logic gates due to readout assignment errors. We find that the error rate of the stability experiment improves with additional stabilizer readout cycles, revealing a trade-off as additional stability comes at the expense of time over which the memory can decay. We corroborate our results using holistic device benchmarking and by comparison to numerical simulations. Finally, by varying different parameters in our simulations we identify the key noise sources that impact the fidelity of fault-tolerant logic gates, with measurement noise playing a dominant role in logical gate performance.
• Abstract（参考訳）: 量子エラー補正に使用される中間回路の測定は、シンドロームデータを読み出して論理ゲートを駆動する量子コンピュータアーキテクチャにおいて不可欠である。 ここでは、超伝導量子ビットアレイ上に用意された重ヘックス符号を用いて、異なるノイズ源が誤り訂正論理にどのように影響するかを調べる。 まず、読み出し期間中に発生するアイドリングエラーが、量子メモリにとって非常に有害であることを示す。 低深さシンドローム抽出回路の設計と実装によるメモリの大幅な改善を示す。 第2に、読み出し代入エラーにより論理ゲート中に発生する故障の種類を調べるための安定性実験を行う。 安定性実験の誤差速度は、さらなる安定化サイクルにより改善され、メモリが劣化する時間を犠牲にして、さらなる安定性がもたらされるにつれてトレードオフが明らかになる。 総合的なデバイスベンチマークと数値シミュレーションとの比較により,結果の相関付けを行う。 最後に,本シミュレーションにおけるパラメータの相違により,耐故障論理ゲートの忠実度に影響を与える重要なノイズ源を同定し,測定ノイズは論理ゲート性能において決定的な役割を担っている。

関連論文リスト

• Detrimental non-Markovian errors for surface code memory [0.5490714603843316]
  非マルコフ相関誤差の構造とそれらの表面コードメモリ性能への影響について検討する。 解析の結果、時間的相関構造はすべて有害な構造ではないが、特定の構造、特にマルチタイムの「不安定な」相関は、論理的誤り率のスケーリングを著しく低下させることが示唆された。
  論文  参考訳（メタデータ） (2024-10-31T09:52:21Z)
• Fault-tolerant quantum computation using large spin cat-codes [0.8640652806228457]
  本研究では、スピンキャット符号を用いて、大きなスピンキュウトに符号化された量子ビットに基づいて、フォールトトレラントな量子誤り訂正プロトコルを構築する。 我々は、量子制御とライダーベルク封鎖を用いて、ランク保存されたCNOTゲートを含む普遍ゲートセットを生成する方法を示す。 これらの知見は、量子情報処理において、耐障害性、高いしきい値、リソースオーバーヘッドを低減できる可能性を持つ、大きなスピンで量子ビットを符号化する方法を舗装している。
  論文  参考訳（メタデータ） (2024-01-08T22:56:05Z)
• Fault-tolerant quantum architectures based on erasure qubits [49.227671756557946]
  我々は、支配的なノイズを既知の場所での消去に効率よく変換することで、消去量子ビットの考え方を利用する。 消去量子ビットと最近導入されたFloquet符号に基づくQECスキームの提案と最適化を行う。 以上の結果から, 消去量子ビットに基づくQECスキームは, より複雑であるにもかかわらず, 標準手法よりも著しく優れていることが示された。
  論文  参考訳（メタデータ） (2023-12-21T17:40:18Z)
• Minimizing readout-induced noise for early fault-tolerant quantum computers [0.0]
  本報告では, 全身性症候群測定という, 異なる方法を提案する。 読み出し雑音を最小限に抑えて論理状態の誤差を検出することができる。 我々はIcebergコードとSteaneコードを用いて,プロトコルの性能を数値解析する。
  論文  参考訳（メタデータ） (2023-04-23T04:16:26Z)
• Strategies for practical advantage of fault-tolerant circuit design in noisy trapped-ion quantum computers [1.3974342259149322]
  トラップイオン量子コンピュータにおける耐故障ユニバーサルゲートの最近の実演について述べる。 耐故障性量子演算の破断点を評価するための様々な基準が、イオントラップ量子コンピューティングアーキテクチャの到達範囲内にあることを示す。
  論文  参考訳（メタデータ） (2023-01-24T14:01:48Z)
• Measuring NISQ Gate-Based Qubit Stability Using a 1+1 Field Theory and Cycle Benchmarking [50.8020641352841]
  量子ハードウェアプラットフォーム上でのコヒーレントエラーを, サンプルユーザアプリケーションとして, 横フィールドIsing Model Hamiltonianを用いて検討した。 プロセッサ上の物理位置の異なる量子ビット群に対する、日中および日中キュービット校正ドリフトと量子回路配置の影響を同定する。 また,これらの測定値が,これらの種類の誤差をよりよく理解し,量子計算の正確性を評価するための取り組みを改善する方法についても論じる。
  論文  参考訳（メタデータ） (2022-01-08T23:12:55Z)
• Analytical and experimental study of center line miscalibrations in M\o lmer-S\o rensen gates [51.93099889384597]
  モルマー・ソレンセンエンタングゲートの誤校正パラメータの系統的摂動展開について検討した。 我々はゲート進化演算子を計算し、関連する鍵特性を得る。 我々は、捕捉されたイオン量子プロセッサにおける測定値に対して、モデルからの予測をベンチマークすることで検証する。
  論文  参考訳（メタデータ） (2021-12-10T10:56:16Z)
• Performance of teleportation-based error correction circuits for bosonic codes with noisy measurements [58.720142291102135]
  テレポーテーションに基づく誤り訂正回路を用いて、回転対称符号の誤り訂正能力を解析する。 マイクロ波光学における現在達成可能な測定効率により, ボソニック回転符号の破壊ポテンシャルは著しく低下することが判明した。
  論文  参考訳（メタデータ） (2021-08-02T16:12:13Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)
• Crosstalk Suppression for Fault-tolerant Quantum Error Correction with Trapped Ions [62.997667081978825]
  本稿では、電波トラップで閉じ込められた1本のイオン列をベースとした量子計算アーキテクチャにおけるクロストーク誤差の研究を行い、個別に調整されたレーザービームで操作する。 この種の誤差は、理想的には、異なるアクティブな量子ビットのセットで処理される単一量子ゲートと2量子ビットの量子ゲートが適用されている間は、未修正のままであるオブザーバー量子ビットに影響を及ぼす。 我々は,第1原理からクロストーク誤りを微視的にモデル化し,コヒーレント対非コヒーレントなエラーモデリングの重要性を示す詳細な研究を行い,ゲートレベルでクロストークを積極的に抑制するための戦略について議論する。
  論文  参考訳（メタデータ） (2020-12-21T14:20:40Z)
• Fault-Tolerant Operation of a Quantum Error-Correction Code [1.835073691235972]
  量子誤り訂正は、脆弱な量子情報をより大きな量子系に符号化することによって保護する。 フォールトトレラント回路は論理量子ビットを操作しながらエラーの拡散を含む。 我々は,現在の量子システムにおいて,フォールトトレラント回路が高精度な論理プリミティブを実現することを示す。
  論文  参考訳（メタデータ） (2020-09-24T04:31:38Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。