論文の概要: Advancing Superconducting Qubits: CMOS-Compatible Processing and Room Temperature Characterization for Scalable Quantum Computing beyond 2D Architectures
- arxiv url: http://arxiv.org/abs/2504.18173v3
- Date: Tue, 29 Apr 2025 15:17:30 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-05-02 19:15:53.703266
- Title: Advancing Superconducting Qubits: CMOS-Compatible Processing and Room Temperature Characterization for Scalable Quantum Computing beyond 2D Architectures
- Title（参考訳）: 超伝導量子ビットの進化:2次元アーキテクチャを超えたスケーラブル量子コンピューティングのためのCMOS互換処理と室温キャラクタリゼーション
- Authors: S. J. K. Lang, T. Mayer, J. Weber, C. Dhieb, I. Eisele, W. Lerch, Z. Luo, C. Moran Guizan, E. Music, L. Sturm-Rogon, D. Zahn, R. N. Pereira, C. Kutter,
- Abstract要約: CMOSパイロットラインを用いた業界グレードのCMOS互換量子ビット製造手法について報告する。
我々の研究結果は、スケーラブルな量子コンピューティングのための超伝導量子ビットのCMOS互換産業スタイルの創出の大きな可能性を浮き彫りにしている。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: We report on an industry-grade CMOS-compatible qubit fabrication approach using a CMOS pilot line, enabling a yield of functional devices reaching 92.8%, with a resistance spread evaluated across the full wafer 200 mm diameter of 12.4% and relaxation times (T1) approaching 80 us. Furthermore, we conducted a comprehensive analysis of wafer-scale room temperature (RT) characteristics collected from multiple wafers and fabrication runs, focusing on RT measurements and their correlation to low temperature qubit parameters. From defined test structures, a across-wafer junction area variation of 10.1% and oxide barrier variation of 7.2% was calculated. Additionally, we notably show a close-correlation between qubit junction resistance and frequency in accordance with the Ambegaokar-Baratoff relation with a critical temperature Tc of about 0.71 K. This overarching relation sets the stage for pre-cooldown qubit evaluation and sorting. In particular, such early-on device characterization and validation are crucial for increasing the fabrication yield and qubit frequency targeting, which currently represent major scaling challenges. Furthermore, it enables the fabrication of large multichip quantum systems in the future. Our findings highlight the great potential of CMOS-compatible industry-style fabrication of superconducting qubits for scalable quantum computing in a foundry pilot line cleanroom.
- Abstract（参考訳）: CMOSパイロットラインを用いた業界グレードのCMOS互換量子ビット製造手法について報告し、機能デバイスの収率92.8%を達成し、フルウェーハ200mm径12.4%、緩和時間(T1)80usで耐久スプレッドが評価された。
さらに,複数のウエハおよび製造工程から収集したウェハスケール室温(RT)特性の包括的解析を行い,RT測定と低温キュービットパラメータとの相関に着目した。
定義された試験構造から10.1%のクロスウェーハ接合面積の変動と7.2%の酸化物バリアの変動を算出した。
さらに、Ambégaokar-Baratoff関係と約0.71Kの臨界温度Tcとの相関により、量子ビット接合抵抗と周波数の密接な相関性を示す。
特に、このような早期デバイスの特徴付けと検証は、現在大きなスケーリング課題となっている製造収量とキュービット周波数ターゲティングの増加に不可欠である。
さらに、将来的には大規模なマルチチップ量子システムの構築が可能となる。
我々の研究結果は、ファクトリーパイロットラインのクリーンルームにおいて、スケーラブルな量子コンピューティングのための超伝導量子ビットのCMOS互換産業スタイルの製作の可能性を示す。
関連論文リスト
- Transport characterization and quantum dot coupling in commercial 22FDX [0.0]
温度関数としてのゲートスタック,チャネルタイプ,バックバイアスの影響について検討した。
このスクリーニングプロセスでは、Siチャネルの長さと幅の両方に沿って量子ドットを結合できる量子ビットデバイスを選択しました。
本報告では,ハニカムパターンが明確で規則的な安定性図を提示する。
論文 参考訳（メタデータ） (2025-01-17T12:17:16Z) - Quantum thermometry for ultralow temperatures using probe and ancilla qubit chains [0.0]
本研究では,アシラ量子ビットの鎖に結合したプローブ量子ビットを用いて,超低温測定の範囲と精度を向上させる手法を提案する。
この研究は、極低温状態における量子温度測定のための強力で正確なツールとして、プローブ・クビット・アンシラ・チェーン・システムの可能性を強調した。
論文 参考訳（メタデータ） (2024-12-19T14:28:04Z) - Electron-Electron Interactions in Device Simulation via Non-equilibrium Green's Functions and the GW Approximation [71.63026504030766]
電子-電子(e-e)相互作用は、量子輸送シミュレーションに明示的に組み込まれなければならない。
この研究は、非平衡条件下でのナノデバイスの大規模原子論的量子輸送シミュレーションを報告した最初のものである。
論文 参考訳（メタデータ） (2024-12-17T15:05:33Z) - Thermalization and Criticality on an Analog-Digital Quantum Simulator [133.58336306417294]
本稿では,69個の超伝導量子ビットからなる量子シミュレータについて述べる。
古典的Kosterlitz-Thouless相転移のシグネチャと,Kibble-Zurekスケール予測からの強い偏差を観測する。
本システムは, 対角二量体状態でディジタル的に調製し, 熱化時のエネルギーと渦の輸送を画像化する。
論文 参考訳（メタデータ） (2024-05-27T17:40:39Z) - Statistical evaluation of 571 GaAs quantum point contact transistors showing the 0.7 anomaly in quantized conductance using millikelvin cryogenic on-chip multiplexing [0.664586348103541]
我々は,半導体量子点接触(QPC)トランジスタの量子化コンダクタンスの最初の3つのプラトーで観測された0.7異常の統計を,低温オンチップ・マルチプレクサアーキテクチャを用いて検討した。
ナノスケールの1280個の量子トランジスタは、GaAsヘテロ構造の5つの異なるチップにパターン化されている。
論文 参考訳（メタデータ） (2024-04-10T06:52:55Z) - Design and simulation of a transmon qubit chip for Axion detection [103.69390312201169]
超伝導量子ビットに基づくデバイスは、量子非劣化測定(QND)による数GHz単一光子の検出に成功している。
本研究では,Qub-ITの超伝導量子ビットデバイスの実現に向けた状況を示す。
論文 参考訳（メタデータ） (2023-10-08T17:11:42Z) - Path toward manufacturable superconducting qubits with relaxation times
exceeding 0.1 ms [0.0]
減算エッチング処理により平均クォービットエネルギー緩和時間T1が70$mu$sに達し,最大値が100$mu$sを超える量子ビットが得られることを示す。
提案した製造プロセスは、高コヒーレンス超伝導量子ビットのための製造可能な300 mm CMOSプロセスに向けた重要なマイルストーンとなる。
論文 参考訳（メタデータ） (2022-02-21T15:28:06Z) - Measurement of the Low-temperature Loss Tangent of High-resistivity
Silicon with a High Q-factor Superconducting Resonator [58.720142291102135]
温度70mKから1Kの範囲で高比抵抗(100)シリコンウェハの直接損失タンジェント測定を行った。
この測定は, 高温超伝導ニオブ共振器を利用した技術を用いて行った。
論文 参考訳（メタデータ） (2021-08-19T20:13:07Z) - Near-Field Terahertz Nanoscopy of Coplanar Microwave Resonators [61.035185179008224]
超伝導量子回路は、主要な量子コンピューティングプラットフォームの一つである。
超伝導量子コンピューティングを実用上重要な点に進めるためには、デコヒーレンスに繋がる物質不完全性を特定し、対処することが重要である。
ここでは、テラヘルツ走査近接場光学顕微鏡を用いて、シリコン上の湿式エッチングアルミニウム共振器の局所誘電特性とキャリア濃度を調査する。
論文 参考訳（メタデータ） (2021-06-24T11:06:34Z) - A high-sensitivity charge sensor for silicon qubits above one kelvin [0.6464439696329373]
二重島SET(DISET)における2つの量子化状態間のトンネルを利用して、信号対雑音の精度を桁違いに向上した電荷センサを実証する。
ハードウェアのオーバーヘッドが小さければ、これらのセンサーは既存のqubitアーキテクチャに統合され、数ケルビンの温度で高密度の電荷を読み取ることができる。
論文 参考訳（メタデータ） (2021-03-11T03:45:19Z) - Conditional quantum operation of two exchange-coupled single-donor spin
qubits in a MOS-compatible silicon device [48.7576911714538]
シリコンナノエレクトロニクスデバイスは、99.9%以上の忠実度を持つ単一量子ビット量子論理演算をホストすることができる。
イオン注入によりシリコン中に導入された単一のドナー原子に結合した電子のスピンに対して、量子情報は1秒近く保存することができる。
ここでは、シリコンに埋め込まれた31ドルPドナーの交換結合対における電子スピン量子ビットの条件付きコヒーレント制御を実証する。
論文 参考訳（メタデータ） (2020-06-08T11:25:16Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。