論文の概要: CIMFlow: An Integrated Framework for Systematic Design and Evaluation of Digital CIM Architectures

• arxiv url: http://arxiv.org/abs/2505.01107v1
• Date: Fri, 02 May 2025 08:38:30 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-05-05 17:21:19.967501
• Title: CIMFlow: An Integrated Framework for Systematic Design and Evaluation of Digital CIM Architectures
• Title（参考訳）: CIMFlow:デジタルCIMアーキテクチャのシステム設計と評価のための統合フレームワーク
• Authors: Yingjie Qi, Jianlei Yang, Yiou Wang, Yikun Wang, Dayu Wang, Ling Tang, Cenlin Duan, Xiaolin He, Weisheng Zhao,
• Abstract要約: CIMFlowは、デジタルCIMアーキテクチャ上でのワークロードの実装と評価のためのアウトオブボックスワークフローを提供する統合フレームワークである。 CIMFlowはコンパイルとシミュレーションのインフラをフレキシブルな命令セットアーキテクチャでブリッジする。
• 参考スコア（独自算出の注目度）: 5.7317927540954505
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Digital Compute-in-Memory (CIM) architectures have shown great promise in Deep Neural Network (DNN) acceleration by effectively addressing the "memory wall" bottleneck. However, the development and optimization of digital CIM accelerators are hindered by the lack of comprehensive tools that encompass both software and hardware design spaces. Moreover, existing design and evaluation frameworks often lack support for the capacity constraints inherent in digital CIM architectures. In this paper, we present CIMFlow, an integrated framework that provides an out-of-the-box workflow for implementing and evaluating DNN workloads on digital CIM architectures. CIMFlow bridges the compilation and simulation infrastructures with a flexible instruction set architecture (ISA) design, and addresses the constraints of digital CIM through advanced partitioning and parallelism strategies in the compilation flow. Our evaluation demonstrates that CIMFlow enables systematic prototyping and optimization of digital CIM architectures across diverse configurations, providing researchers and designers with an accessible platform for extensive design space exploration.
• Abstract（参考訳）: Digital Compute-in-Memory(CIM)アーキテクチャは、"メモリウォール"ボトルネックに効果的に対処することで、ディープニューラルネットワーク(DNN)アクセラレーションに大きな可能性を示している。 しかし、デジタルCIMアクセラレータの開発と最適化は、ソフトウェアとハードウェアの両方の設計空間を含む包括的なツールの欠如によって妨げられている。 さらに、既存の設計および評価フレームワークは、デジタルCIMアーキテクチャに固有の容量制約のサポートを欠いていることが多い。 本稿では,デジタルCIMアーキテクチャ上でのDNNワークロードの実装と評価を行う,アウトオブボックスワークフローを提供する統合フレームワークであるCIMFlowについて述べる。 CIMFlowは、柔軟な命令セットアーキテクチャ(ISA)設計でコンパイルとシミュレーションのインフラをブリッジし、コンパイルフローにおける高度なパーティショニングと並列化戦略を通じてデジタルCIMの制約に対処する。 評価の結果,CIMFlowはデジタルCIMアーキテクチャを多種多様な構成で体系的にプロトタイピングおよび最適化することが可能であり,研究者やデザイナーが広い設計空間を探索できるプラットフォームを提供する。

関連論文リスト

• EasyACIM: An End-to-End Automated Analog CIM with Synthesizable Architecture and Agile Design Space Exploration [4.31899314328104]
  本研究は、合成可能なアーキテクチャ(EasyACIM)に基づくエンドツーエンド自動ACIMを提案する。 EasyACIMは、様々な設計仕様でACIMのレイアウトを自動的に生成できる。 EasyACIMが提供するACIMソリューションは、最先端(SOTA)ACIMと比較して、幅広い設計空間と競争性能を有する。
  論文  参考訳（メタデータ） (2024-04-12T08:12:17Z)
• Mechanistic Design and Scaling of Hybrid Architectures [114.3129802943915]
  我々は、様々な計算プリミティブから構築された新しいハイブリッドアーキテクチャを特定し、テストする。 本研究では,大規模計算最適法則と新しい状態最適スケーリング法則解析を用いて,結果のアーキテクチャを実験的に検証する。 我々は,MAD合成法と計算-最適パープレキシティを相関させ,新しいアーキテクチャの正確な評価を可能にする。
  論文  参考訳（メタデータ） (2024-03-26T16:33:12Z)
• CIM-MLC: A Multi-level Compilation Stack for Computing-In-Memory Accelerators [10.756046653406296]
  汎用CIMアーキテクチャのための汎用多レベルコンパイルフレームワークであるCIM-MLCを提案する。 CIM-MLCは、複数のアーキテクチャ層にわたるマッピングとスケジューリング戦略を探索することができる。
  論文  参考訳（メタデータ） (2024-01-23T01:33:09Z)
• Serving Deep Learning Model in Relational Databases [70.53282490832189]
  リレーショナルデータ上での深層学習(DL)モデルの実現は、様々な商業分野や科学分野において重要な要件となっている。 最先端のDL中心アーキテクチャは、DL計算を専用のDLフレームワークにオフロードします。 UDF中心アーキテクチャの可能性は、リレーショナルデータベース管理システム(RDBMS)内の1つ以上のテンソル計算をユーザ定義関数(UDF)にカプセル化する。
  論文  参考訳（メタデータ） (2023-10-07T06:01:35Z)
• Measuring what Really Matters: Optimizing Neural Networks for TinyML [7.455546102930911]
  ニューラルネットワーク(NN)は、アーキテクチャと計算の複雑さが前例のない成長を遂げた。 NNをリソース制約のあるデバイスに導入することで、コスト効率の高いデプロイメント、広範な可用性、機密データの保存が可能になる。 この作業は、ユビキタスなARM Cortex-Mアーキテクチャに焦点を当てた、機械学習をMCUに持ち込むという課題に対処する。
  論文  参考訳（メタデータ） (2021-04-21T17:14:06Z)
• STONNE: A Detailed Architectural Simulator for Flexible Neural Network Accelerators [5.326345912766044]
  STONNEはサイクル精度が高く、高度にモジュール化され、高度に拡張可能なシミュレーションフレームワークである。 一般に公開されているBSV符号化MAERIの実装の性能結果にどのように近づくかを示す。
  論文  参考訳（メタデータ） (2020-06-10T19:20:52Z)
• Stage-Wise Neural Architecture Search [65.03109178056937]
  ResNetやNASNetのような現代の畳み込みネットワークは、多くのコンピュータビジョンアプリケーションで最先端の結果を得た。 これらのネットワークは、同じ解像度で表現を操作するレイヤのセットであるステージで構成されている。 各ステージにおけるレイヤー数の増加はネットワークの予測能力を向上させることが示されている。 しかし、結果として得られるアーキテクチャは、浮動小数点演算、メモリ要求、推論時間の観点から計算的に高価になる。
  論文  参考訳（メタデータ） (2020-04-23T14:16:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。