論文の概要: Physics-Aware Compilation for Parallel Quantum Circuit Execution on Neutral Atom Arrays

• arxiv url: http://arxiv.org/abs/2505.13049v1
• Date: Mon, 19 May 2025 12:38:15 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-05-20 14:57:11.590392
• Title: Physics-Aware Compilation for Parallel Quantum Circuit Execution on Neutral Atom Arrays
• Title（参考訳）: 中性原子配列上での並列量子回路実行のための物理対応コンパイル
• Authors: Geng Chen, Guowu Yang, Wenjie Sun, Lianhui Yu, Guangwei Deng, Desheng Zheng, Xiaoyu Li,
• Abstract要約: ニュートラル原子量子コンピュータはスケーラビリティ、動的再構成可能性、大規模実装の可能性の利点を提供する。 我々は,中性原子系の固有の柔軟性を維持しつつ,コンパイル効率を向上させる手法であるPhysical-Aware Compilation (PAC)を提案する。 その結果、PACは16x16配列で78.5倍の高速化を実現し、回路品質は同等であることがわかった。
• 参考スコア（独自算出の注目度）: 12.32379301419766
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Neutral atom quantum computers are one of the most promising quantum architectures, offering advantages in scalability, dynamic reconfigurability, and potential for large-scale implementations. These characteristics create unique compilation challenges, especially regarding compilation efficiency while adapting to hardware flexibility. However, existing methods encounter significant performance bottlenecks at scale, hindering practical applications. We propose Physics-Aware Compilation (PAC), a method that improves compilation efficiency while preserving the inherent flexibility of neutral atom systems. PAC introduces physics-aware hardware plane partitioning that strategically allocates hardware resources based on physical device characteristics like AOD and SLM trap properties and qubit mobility constraints. Additionally, it implements parallel quantum circuit division with an improved Kernighan-Lin algorithm that enables simultaneous execution across independent regions while maintaining circuit fidelity. Our experimental evaluation compares PAC with state-of-the-art methods across increasingly larger array sizes ranging from 16x16 to 64x64 qubits. Results demonstrate that PAC achieves up to 78.5x speedup on 16x16 arrays while maintaining comparable circuit quality. PAC's compilation efficiency advantage increases with system scale, demonstrating scalability for practical quantum applications on larger arrays. PAC explores a viable path for practical applications of neutral atom quantum computers by effectively addressing the tension between compilation efficiency and hardware flexibility.
• Abstract（参考訳）: ニュートラル原子量子コンピュータは最も有望な量子アーキテクチャの1つであり、スケーラビリティ、動的再構成可能性、大規模実装の可能性を提供する。 これらの特徴は、特にハードウェアの柔軟性に適応しながら、コンパイル効率に関して、ユニークなコンパイル課題を生み出します。 しかし、既存の手法は大規模なパフォーマンスのボトルネックに遭遇し、実用的な応用を妨げる。 我々は,中性原子系の固有の柔軟性を維持しつつ,コンパイル効率を向上させる手法であるPhysical-Aware Compilation (PAC)を提案する。 PACは物理を意識したハードウェアプレーンパーティショニングを導入し、AODやSLMトラップ特性や量子モビリティ制約といった物理デバイス特性に基づいてハードウェアリソースを戦略的に割り当てる。 さらに、改良されたKernighan-Linアルゴリズムで並列量子回路分割を実装し、回路の忠実さを維持しながら独立領域間で同時実行を可能にする。 実験により16x16から64x64量子ビットの配列サイズが増大する中で,PACと最先端手法を比較した。 その結果、PACは16x16配列で78.5倍の高速化を実現し、回路品質は同等であることがわかった。 PACのコンパイル効率はシステムスケールによって向上し、より大きな配列上の実用的な量子アプリケーションのスケーラビリティを示す。 PACは、コンパイル効率とハードウェアの柔軟性の間の緊張を効果的に解決し、中性原子量子コンピュータの実用化のための実行可能な経路を探究する。

関連論文リスト

• Pushing the Boundary of Quantum Advantage in Hard Combinatorial Optimization with Probabilistic Computers [0.4969640751053581]
  我々は、pコンピュータがハード最適化問題の解法において最先端の量子アニールを超越できることを示す。 これらのアルゴリズムは、成熟した半導体技術のおかげで、現代のハードウェアで容易に実装可能であることを示す。 この結果から,pコンピュータをスケーラブルでエネルギー効率のよいハードウェアとして,実用的な量子優位性を実現することができた。
  論文  参考訳（メタデータ） (2025-03-13T12:24:13Z)
• Modular Compilation for Quantum Chiplet Architectures [0.8169527563677724]
  チップレットベースの量子デバイスの複雑さは、そのサイズの増加と相まって、量子コンパイルにおける差し迫ったスケーラビリティの課題を示している。 チップレットベースの量子システムに最適化された階層型並列化コンパイルパイプラインSEQCを提案する。
  論文  参考訳（メタデータ） (2025-01-14T22:41:29Z)
• ZAP: Zoned Architecture and Parallelizable Compiler for Field Programmable Atom Array [9.421018957499186]
  我々は中性原子量子コンパイルのための新しいゾーンドアーキテクチャを提案する。 本手法は,100量子ビットを必要とする場合の忠実度を5.4倍に向上させる。
  論文  参考訳（メタデータ） (2024-11-21T11:39:21Z)
• Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
  超伝導プロセッサのための強化学習型量子コンパイラを開発した。 短絡の新規・ハードウェア対応回路の発見能力を示す。 本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
  論文  参考訳（メタデータ） (2024-06-18T01:49:48Z)
• Parallel Quantum Computing Simulations via Quantum Accelerator Platform Virtualization [44.99833362998488]
  本稿では,量子回路実行の並列化モデルを提案する。 このモデルはバックエンドに依存しない機能を利用することができ、任意のターゲットバックエンド上で並列量子回路の実行を可能にする。
  論文  参考訳（メタデータ） (2024-06-05T17:16:07Z)
• A Fast and Adaptable Algorithm for Optimal Multi-Qubit Pathfinding in Quantum Circuit Compilation [0.0]
  この研究は、量子回路のコンパイルマッピング問題における臨界サブルーチンとして、マルチキュービットパスフィンディングに焦点を当てている。 本稿では,回路SWAPゲート深さに対して量子ハードウェア上で量子ビットを最適にナビゲートする二進整数線形計画法を用いてモデル化したアルゴリズムを提案する。 我々は、様々な量子ハードウェアレイアウトのアルゴリズムをベンチマークし、計算ランタイム、解SWAP深さ、累積SWAPゲート誤差率などの特性を評価した。
  論文  参考訳（メタデータ） (2024-05-29T05:59:15Z)
• Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
  量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。 ここでは、このような問題を克服できる戦略について報告する。 我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
  論文  参考訳（メタデータ） (2023-08-04T13:39:46Z)
• Decomposition of Matrix Product States into Shallow Quantum Circuits [62.5210028594015]
  テンソルネットワーク(TN)アルゴリズムは、パラメタライズド量子回路(PQC)にマッピングできる 本稿では,現実的な量子回路を用いてTN状態を近似する新しいプロトコルを提案する。 その結果、量子回路の逐次的な成長と最適化を含む1つの特定のプロトコルが、他の全ての手法より優れていることが明らかとなった。
  論文  参考訳（メタデータ） (2022-09-01T17:08:41Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。