論文の概要: VeriLoC: Line-of-Code Level Prediction of Hardware Design Quality from Verilog Code

• arxiv url: http://arxiv.org/abs/2506.07239v2
• Date: Sun, 29 Jun 2025 01:51:01 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-07-01 19:22:02.173399
• Title: VeriLoC: Line-of-Code Level Prediction of Hardware Design Quality from Verilog Code
• Title（参考訳）: VeriLoC: Verilogコードによるハードウェア設計品質のコードレベル予測
• Authors: Raghu Vamshi Hemadri, Jitendra Bhandari, Andre Nakkab, Johann Knechtel, Badri P Gopalan, Ramesh Narayanaswamy, Ramesh Karri, Siddharth Garg,
• Abstract要約: We propose VeriLoC, the first method that predicting design quality from Verilog at the line- and module-level。 VeriLoCは、ラインレベルの混雑とタイミング予測のために0.86-0.95の高いF1スコアを達成し、平均平均パーセンテージ誤差を14%から18%まで減らす。
• 参考スコア（独自算出の注目度）: 16.957078909256616
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Modern chip design is complex, and there is a crucial need for early-stage prediction of key design-quality metrics like timing and routing congestion directly from Verilog code (a commonly used programming language for hardware design). It is especially important yet complex to predict individual lines of code that cause timing violations or downstream routing congestion. Prior works have tried approaches like converting Verilog into an intermediate graph representation and using LLM embeddings alongside other features to predict module-level quality, but did not consider line-level quality prediction. We propose VeriLoC, the first method that predicts design quality directly from Verilog at both the line- and module-level. To this end, VeriLoC leverages recent Verilog code-generation LLMs to extract local line-level and module-level embeddings, and train downstream classifiers/regressors on concatenations of these embeddings. VeriLoC achieves high F1-scores of 0.86-0.95 for line-level congestion and timing prediction, and reduces the mean average percentage error from 14% - 18% for SOTA methods down to only 4%. We believe that VeriLoC embeddings and insights from our work will also be of value for other predictive and optimization tasks for complex hardware design.
• Abstract（参考訳）: 現代のチップ設計は複雑であり、Verilogコード(ハードウェア設計で一般的に使用されるプログラミング言語)から直接、タイミングやルーティングの混雑といった重要な設計基準を早期に予測する必要がある。 タイミング違反や下流のルーティングの混雑を引き起こす個々のコード行を予測することは特に重要であるが、複雑である。 以前の研究では、Verilogを中間グラフ表現に変換したり、LLM埋め込みを他の機能と併用してモジュールレベルの品質を予測するといったアプローチを試みたが、ラインレベルの品質予測は考慮しなかった。 We propose VeriLoC, the first method that predicting design quality from Verilog at the line- and module-level。 この目的のためにVeriLoCは、最近のVerilogコード生成LLMを活用して、ローカルな行レベルとモジュールレベルの埋め込みを抽出し、これらの埋め込みの結合について下流の分類器/回帰器を訓練する。 VeriLoCは、ラインレベルの混雑とタイミング予測のために0.86-0.95の高いF1スコアを達成し、平均平均パーセンテージ誤差を14%から18%まで減らす。 VeriLoCの埋め込みと私たちの仕事からの洞察は、複雑なハードウェア設計のための他の予測および最適化タスクにも価値があると考えています。

関連論文リスト

• VeriMind: Agentic LLM for Automated Verilog Generation with a Novel Evaluation Metric [4.590930025882158]
  We propose VeriMind, a agentic LLM framework for Verilog code generation。 本稿では,従来のpass@k測度とARC(Average Refinement Cycles)を組み合わせた新しい評価手法を提案する。 様々なハードウェア設計タスクの実験結果によると、我々のアプローチはpass@kメトリックで最大8.3%、pass@ARCメトリックで最大8.1%向上した。
  論文  参考訳（メタデータ） (2025-03-15T23:43:06Z)
• Machine Learning Framework for Early Power, Performance, and Area Estimation of RTL [0.0]
  本稿では,ハードウェア記述言語(HDL)コードから直接,電力,性能,面積(PPA)メトリクスを早期に推定する合成前フレームワークを提案する。 提案したモデルはRTLと後合成設計を橋渡しし、重要な指標を正確に予測するのに役立つ。
  論文  参考訳（メタデータ） (2025-02-22T12:12:51Z)
• DSTC: Direct Preference Learning with Only Self-Generated Tests and Code to Improve Code LMs [56.4979142807426]
  UnderlinetextbfDirect Preference Learning with only underlinetextbfSelf-Generated underlinetextbfTests and underlinetextbfCode (DSTC)を紹介する。 DSTCは自己生成コードスニペットとテストのみを使用して信頼性の高い選好ペアを構築する。
  論文  参考訳（メタデータ） (2024-11-20T02:03:16Z)
• The Graph's Apprentice: Teaching an LLM Low Level Knowledge for Circuit Quality Estimation [34.37154877681809]
  本研究は,HDLコードから直接回路品質を推定するための予測ネットワークを用いて,大規模言語モデル(LLM)を拡張することを提案する。 性能を向上させるために、Look-Up Table (LUT)グラフでトレーニングされたグラフニューラルネットワーク(GNN)の埋め込みを使用してモデルを正規化する。 提案手法は,既存のベンチマークOpenABCDにおけるRTLレベルの推定手法と比較して,優れた性能を示す。
  論文  参考訳（メタデータ） (2024-10-30T04:20:10Z)
• Factor Graph Optimization of Error-Correcting Codes for Belief Propagation Decoding [62.25533750469467]
  低密度パリティ・チェック (LDPC) コードは、他の種類のコードに対していくつかの利点がある。 提案手法は,既存の人気符号の復号性能を桁違いに向上させる。
  論文  参考訳（メタデータ） (2024-06-09T12:08:56Z)
• Quality-Aware Translation Models: Efficient Generation and Quality Estimation in a Single Model [77.19693792957614]
  そこで我々は,ニューラルネットワーク翻訳(NMT)モデルを用いて,その品質を学習し,その品質を推定する手法を提案する。 我々は、単一パスの復号化の効率性よりも、品質向上や品質改善のアプローチよりも優れた品質向上を得る。
  論文  参考訳（メタデータ） (2023-10-10T15:33:51Z)
• Decoder Tuning: Efficient Language Understanding as Decoding [84.68266271483022]
  本稿では,タスク固有のデコーダネットワークを出力側で最適化するデコーダチューニング(DecT)を提案する。 勾配ベースの最適化により、DecTは数秒以内にトレーニングでき、サンプル毎に1つのPクエリしか必要としない。 我々は、広範囲にわたる自然言語理解実験を行い、DecTが200ドル以上のスピードアップで最先端のアルゴリズムを大幅に上回っていることを示す。
  論文  参考訳（メタデータ） (2022-12-16T11:15:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。