論文の概要: Fault Tolerance by Construction

• arxiv url: http://arxiv.org/abs/2506.17181v2
• Date: Mon, 23 Jun 2025 17:59:00 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-06-24 12:48:19.163285
• Title: Fault Tolerance by Construction
• Title（参考訳）: 建設による耐故障性
• Authors: Benjamin Rodatz, Boldizsár Poór, Aleks Kissinger,
• Abstract要約: フォールトトレラント量子コンピューティングの主な課題は、ノイズの多い環境での回路の合成と最適化である。 本稿では,構成によって正しいフォールトトレラント量子回路を設計するための枠組みを提案する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: A key challenge in fault-tolerant quantum computing is synthesising and optimising circuits in a noisy environment, as traditional techniques often fail to account for the effect of noise on circuits. In this work, we propose a framework for designing fault-tolerant quantum circuits that are correct by construction. The framework starts with idealised specifications of fault-tolerant gadgets and refines them using provably sound basic transformations. To reason about manipulating circuits while preserving their error correction properties, we define fault equivalence; two circuits are considered fault-equivalent if all undetectable faults on one circuit have a corresponding fault on the other. This guarantees that the effect of undetectable faults on both circuits is the same. We argue that fault equivalence is a concept that is already implicitly present in the literature. Many problems, such as state preparation and syndrome extraction, can be naturally expressed as finding an implementable circuit that is fault-equivalent to an idealised specification. To utilize fault equivalence in a computationally tractable manner, we adapt the ZX calculus, a diagrammatic language for quantum computing. We restrict its rewrite system to not only preserve the underlying linear map but also fault equivalence, i.e. the circuit's behaviour under noise. Enabled by our framework, we verify, optimise and synthesise new and efficient circuits for syndrome extraction and cat state preparation. We anticipate that fault equivalence can capture and unify different approaches in fault-tolerant quantum computing, paving the way for an end-to-end circuit compilation framework.
• Abstract（参考訳）: フォールトトレラント量子コンピューティングにおける重要な課題は、ノイズが回路に与える影響をしばしば考慮しないため、ノイズの多い環境での回路の合成と最適化である。 本研究では,構成によって正しい耐故障性量子回路を設計するための枠組みを提案する。 このフレームワークは、フォールトトレラントなガジェットの理想的な仕様から始まり、証明可能な音質の基本的な変換を使ってそれを洗練する。 誤り訂正特性を保ちながら回路の操作を推察するため, 故障等価性を定義した。一方の回路上の検出不能なすべての故障が他方の回路に対応する故障を有する場合, 2つの回路は故障等価性であると考えられる。 これにより、検出不能な故障が両方の回路に与える影響が保証される。 我々は、フォールト等価性は、すでに文献に暗黙的に存在している概念であると主張している。 状態準備やシンドローム抽出といった多くの問題は、理想化された仕様と等価な実装可能な回路を見つけるものとして自然に表現できる。 計算的に抽出可能な方法でフォールト等価性を利用するため、量子コンピューティングのための図式言語であるZX計算を適用した。 我々は、その書き直しシステムを、基礎となる線形写像だけでなく、障害等価性、すなわちノイズ下での回路の振舞いを保存するように制限する。 本フレームワークにより, 新規で効率的なシンドローム抽出回路と猫状態調製回路の検証, 最適化, 合成を行う。 我々は、フォールトトレラントな量子コンピューティングにおいて、フォールト等価性が異なるアプローチを捕捉し、統一し、エンドツーエンドの回路コンパイルフレームワークへの道を開くことを期待する。

関連論文リスト

• Deterministic Fault-Tolerant State Preparation for Near-Term Quantum Error Correction: Automatic Synthesis Using Boolean Satisfiability [4.2955091080396075]
  我々は、幅広い種類の量子コードに対して、フォールトトレラント回路を自動合成する問題に焦点をあてる。 本研究では, 古典回路設計の手法を応用し, 整合性解法などの手法を応用する。 本稿では,回路レベルのノイズシミュレーションを用いて,合成回路の耐故障性を示す。
  論文  参考訳（メタデータ） (2025-01-09T19:06:01Z)
• Automated Synthesis of Fault-Tolerant State Preparation Circuits for Quantum Error Correction Codes [4.2955091080396075]
  任意のCSSコードに対するフォールトトレラントな状態準備回路の自動化手法を提案する。 距離3を超える非決定論的状態準備回路の一般構成を提供する。 結果として得られたメソッドは、ミュンヘン量子ツールキットの一部として公開されている。
  論文  参考訳（メタデータ） (2024-08-21T18:00:01Z)
• Fault-tolerant quantum architectures based on erasure qubits [49.227671756557946]
  我々は、支配的なノイズを既知の場所での消去に効率よく変換することで、消去量子ビットの考え方を利用する。 消去量子ビットと最近導入されたFloquet符号に基づくQECスキームの提案と最適化を行う。 以上の結果から, 消去量子ビットに基づくQECスキームは, より複雑であるにもかかわらず, 標準手法よりも著しく優れていることが示された。
  論文  参考訳（メタデータ） (2023-12-21T17:40:18Z)
• Measurement-free fault-tolerant quantum error correction in near-term devices [0.0]
  キュービットを測定する必要なしにQECサイクルを実行するための新しいスキームを提供する。 フラグキュービットベースのECサイクルと比較して,提案方式の論理的故障率をベンチマークする。 イオントラップや中性原子をツイーザーアレイで実装する方法について概説する。
  論文  参考訳（メタデータ） (2023-07-25T07:22:23Z)
• Scalable noisy quantum circuits for biased-noise qubits [37.69303106863453]
  安定猫量子ビットの既存システムに動機づけられたビットフリップ誤差のみに影響されるバイアスノイズ量子ビットを考察する。 現実的なノイズモデルでは、位相フリップは無視できないが、Pauli-Twirling近似では、ベンチマークが最大106ドルのゲートを含む回路の正しさを確認できる。
  論文  参考訳（メタデータ） (2023-05-03T11:27:50Z)
• Efficient estimation of trainability for variational quantum circuits [43.028111013960206]
  変動量子回路のコスト関数とその分散を効率よく計算する方法を見出した。 この方法は、変分量子回路のトレーニング容易性を証明し、バレンプラトー問題を克服できる設計戦略を探索するために用いられる。
  論文  参考訳（メタデータ） (2023-02-09T14:05:18Z)
• Classical simulators as quantum error mitigators via circuit cutting [15.335377418439064]
  本稿では,回路切断を用いた量子回路の誤差軽減のための誤り軽減フレームワークを提案する。 我々の手法は、量子ハードウェア上で実行する必要がある回路を実行するように回路を切断することである。 我々は、キュービット毎の誤差軽減キュービットを実行し、各キュービット毎の誤差軽減実行と異なる確率を組み合わせる方法を提供する。
  論文  参考訳（メタデータ） (2022-12-14T16:54:35Z)
• Software mitigation of coherent two-qubit gate errors [55.878249096379804]
  2量子ゲートは量子コンピューティングの重要な構成要素である。 しかし、量子ビット間の不要な相互作用(いわゆる寄生ゲート)は、量子アプリケーションの性能を低下させる。 寄生性2ビットゲート誤差を軽減するための2つのソフトウェア手法を提案する。
  論文  参考訳（メタデータ） (2021-11-08T17:37:27Z)
• Hardware-Encoding Grid States in a Non-Reciprocal Superconducting Circuit [62.997667081978825]
  本稿では、非相互デバイスと、基底空間が2倍縮退し、基底状態がGottesman-Kitaev-Preskill(GKP)符号の近似符号であるジョセフソン接合からなる回路設計について述べる。 この回路は、電荷やフラックスノイズなどの超伝導回路の一般的なノイズチャネルに対して自然に保護されており、受動的量子誤差補正に使用できることを示唆している。
  論文  参考訳（メタデータ） (2020-02-18T16:45:09Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。