論文の概要: A Compact 16-bit S-box over Tower Field $\F_{(((2^2)^2)^2)^2}$ with High Security
- arxiv url: http://arxiv.org/abs/2507.01423v1
- Date: Wed, 02 Jul 2025 07:22:22 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-07-03 14:23:00.082266
- Title: A Compact 16-bit S-box over Tower Field $\F_{(((2^2)^2)^2)^2}$ with High Security
- Title（参考訳）: タワーフィールド上のコンパクト16ビットSボックス $\F_{(((2^2)^2)^2)^2}$
- Authors: Bahram Rashidi, Behrooz Khadem,
- Abstract要約: 本稿では、F_(((22)2)2)2$の複合体上に設計されたコンパクトでセキュアな16ビット置換箱(S-box)を紹介する。
提案したSボックスは、タワーフィールドアーキテクチャを利用して、サブフィールドにオペレーションを分解する。
ハードウェアの結果,提案した16ビットSボックスは,ハードウェアリソースの消費を低減し,クリティカルパス遅延を低減した。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: This paper introduces a compact and secure 16-bit substitution box (S-box) designed over the composite field $\F_{(((2^2)^2)^2)^2}$, optimized for both hardware efficiency and cryptographic robustness. The proposed S-box decomposes operations into subfields, leveraging a tower field architecture. This enables significant hardware reduction through optimized field inversion and a low-cost affine transformation. Security evaluations confirm resilience against linear, differential, algebraic and DPA attacks, validated via metrics including Nonlinearity (32512), Differential Uniformity (4), Algebraic Degree (15), Transparency order (15.9875) and SNR (0.34e-08). The hardware results, in 65 nm CMOS technology, show the proposed 16-bit S-box has lower hardware resources consumption and lower critical path delay (CPD) than those of other 16-bit S-boxes. By integrating high algebraic complexity with resource-efficient structures, this work addresses the growing demand for scalable cryptographic primitives in data-sensitive applications, demonstrating that larger S-boxes can enhance security without proportional hardware costs. The results underscore the viability of composite field-based architectures in balancing security and efficiency for modern block ciphers.
- Abstract（参考訳）: 本稿では、ハードウェア効率と暗号ロバスト性の両方に最適化された合成フィールド$\F_{(((2^2)^2)^2)^2}$上に設計されたコンパクトでセキュアな16ビット置換ボックス(Sボックス)を提案する。
提案したSボックスは、タワーフィールドアーキテクチャを利用して、サブフィールドにオペレーションを分解する。
これにより、最適化されたフィールドインバージョンと低コストなアフィン変換によるハードウェアの大幅な削減が可能となる。
セキュリティ評価は、非線形性(32512)、微分均一性(4)、代数Degree(15)、透明性順序(15.9875)、SNR(0.34e-08)などのメトリクスによって検証された線形、微分、代数およびDPA攻撃に対するレジリエンスを確認する。
65nmのCMOS技術を用いて、提案した16ビットSボックスは、他の16ビットSボックスよりもハードウェアリソースの消費が低く、CPD(Critical path delay)が低いことを示す。
この研究は、高代数的な複雑さとリソース効率のよい構造を統合することで、データセンシティブなアプリケーションにおけるスケーラブルな暗号プリミティブの需要の増加に対処し、より大きなSボックスが比例的なハードウェアコストを伴わずにセキュリティを高めることを実証している。
この結果は、現代ブロック暗号のセキュリティと効率のバランスをとるために、複合フィールドベースのアーキテクチャが実現可能であることを裏付けるものである。
関連論文リスト
- Toward a Lightweight, Scalable, and Parallel Secure Encryption Engine [0.0]
SPiMEは軽量でスケーラブルでFPGA互換のSecure Processor-in-Memory Encryptionアーキテクチャである。
Advanced Encryption Standard (AES-128)を直接Processing-in-Memoryフレームワークに統合する。
持続的な暗号化スループットを25Gbps以上提供し、予測可能な低レイテンシパフォーマンスを実現している。
論文 参考訳（メタデータ） (2025-06-18T02:25:04Z) - EFFACT: A Highly Efficient Full-Stack FHE Acceleration Platform [15.3973190088728]
EFFACTは、包括的な最適化とベクターフレンドリなハードウェアを提供するコンパイラを備えた、非常に効率的なフルスタックFHEアクセラレーションプラットフォームである。
EFFACTにはISAとコンパイラバックエンドがあり、CKKS、BGV、BFVなどのFHEスキームをサポートする。
論文 参考訳（メタデータ） (2025-04-22T12:01:20Z) - DDT: Decoupled Diffusion Transformer [51.84206763079382]
拡散変換器はノイズの多い入力を符号化し、意味成分を抽出し、同じモジュールで高い周波数をデコードする。
textbfcolorddtDecoupled textbfcolorddtTransformer(textbfcolorddtDDT)
textbfcolorddtTransformer(textbfcolorddtDDT)
textbfcolorddtTransformer(textbfcolorddtDDT)
論文 参考訳（メタデータ） (2025-04-08T07:17:45Z) - TFHE-SBC: Software Designs for Fully Homomorphic Encryption over the Torus on Single Board Computers [0.0]
ホモモルフィック暗号化(英: homomorphic encryption、FHE)は、統計処理と機械学習をデータ保護時に行う。
TFHEはTrus Learning With Error (TLWE)暗号化を必要とする。
本稿では,クライアント側のTFHE操作を高速化し,通信とエネルギー効率を向上させるため,新しいSBC仕様であるtextsfTFHE-SBCを提案する。
論文 参考訳（メタデータ） (2025-03-04T12:36:58Z) - A Method for Efficient Heterogeneous Parallel Compilation: A Cryptography Case Study [8.06660833012594]
本稿では,多様なハードウェアアーキテクチャにまたがるデータ管理と並列計算を最適化するために,ハイパーという新しいMLIRベースの方言を提案する。
HETOCompilerは,複数のハッシュアルゴリズムを実装し,不均一なシステム上での実行を可能にする,暗号に着目したコンパイラのプロトタイプである。
論文 参考訳（メタデータ） (2024-07-12T15:12:51Z) - RTL Interconnect Obfuscation By Polymorphic Switch Boxes For Secure Hardware Generation [0.0]
ポリモルフィックトランジスタで構成されたスイッチボックス(SB)を用いたレジスタ・トランスファーレベル(RTL)における相互接続難読化方式を提案する。
ポリモルフィックSBは、補体-金属-酸化物-半導体系と同一のトランジスタ数で設計することができる。
論文 参考訳（メタデータ） (2024-04-11T01:42:01Z) - Scaling #DNN-Verification Tools with Efficient Bound Propagation and
Parallel Computing [57.49021927832259]
ディープニューラルネットワーク(DNN)は多くのシナリオで異常な結果を示した強力なツールです。
しかし、それらの複雑な設計と透明性の欠如は、現実世界のアプリケーションに適用する際の安全性上の懸念を提起する。
DNNの形式的検証(FV)は、安全面の証明可能な保証を提供する貴重なソリューションとして登場した。
論文 参考訳（メタデータ） (2023-12-10T13:51:25Z) - SOCI^+: An Enhanced Toolkit for Secure OutsourcedComputation on Integers [50.608828039206365]
本稿では,SOCIの性能を大幅に向上させるSOCI+を提案する。
SOCI+は、暗号プリミティブとして、高速な暗号化と復号化を備えた(2, 2)ホールドのPaillier暗号システムを採用している。
実験の結果,SOCI+は計算効率が最大5.4倍,通信オーバヘッドが40%少ないことがわかった。
論文 参考訳（メタデータ） (2023-09-27T05:19:32Z) - Practical Conformer: Optimizing size, speed and flops of Conformer for
on-Device and cloud ASR [67.63332492134332]
我々は、デバイス上の制約を満たすのに十分小さく、TPUを高速に推論できる最適化されたコンバータを設計する。
提案するエンコーダは、デバイス上では強力なスタンドアロンエンコーダとして、また高性能なASRパイプラインの第1部として利用することができる。
論文 参考訳（メタデータ） (2023-03-31T23:30:48Z) - Universal qudit gate synthesis for transmons [44.22241766275732]
超伝導量子プロセッサを設計する。
本稿では,2量子共振共振ゲートを備えたユニバーサルゲートセットを提案する。
ノイズの多い量子ハードウェアのための$rm SU(16)$ゲートの合成を数値的に実証する。
論文 参考訳（メタデータ） (2022-12-08T18:59:53Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。