論文の概要: Efficient Classical Processing of Constant-Depth Time Evolution Circuits in Control Hardware
- arxiv url: http://arxiv.org/abs/2507.12765v2
- Date: Wed, 30 Jul 2025 17:27:14 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-07-31 14:05:51.357956
- Title: Efficient Classical Processing of Constant-Depth Time Evolution Circuits in Control Hardware
- Title（参考訳）: 制御ハードウェアにおける定深時間進化回路の効率的な古典処理
- Authors: Akhil Francis, Abhi D. Rajagopala, Norm M. Tubman, Katherine Klymko, Kasra Nowrouzi,
- Abstract要約: この研究は、量子システムの動的特性を計算するためのハードウェア支援パラメタライズド回路実行(PCE)により、古典的な処理時間を短縮することに焦点を当てている。
逆場XY(最大6サイト)とハイゼンベルクスピンモデル(最大3サイト)のスピン-スピン相関関数に対してこれを実装し、標準コンパイル法と比較して実行時の最大50%の減少を観測した。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Improving quantum algorithms run-time performance involves several strategies such as reducing the quantum gate counts, decreasing the number of measurements, advancement in QPU technology for faster gate operations, or optimizing the classical processing. This work focuses on the latter, specifically reducing classical processing and compilation time via hardware-assisted parameterized circuit execution (PCE) for computing dynamical properties of quantum systems. PCE was previously validated for QCVV protocols, which leverages structural circuit equivalencies. We demonstrate the applicability of this approach to computing dynamical properties of quantum many-body systems using structurally equivalent time evolution circuits, specifically calculating correlation functions of spin models using constant-depth circuits generated via Cartan decomposition. Implementing this for spin-spin correlation functions in Transverse field XY (up to 6-sites) and Heisenberg spin models (up to 3-sites), we observed a run-time reduction of up to 50\% compared to standard compilation methods. This highlights the adaptability of time-evolution circuit with hardware-assisted PCE to potentially mitigate the classical bottlenecks in near-term quantum algorithms.
- Abstract（参考訳）: 量子アルゴリズムのランタイム性能の改善には、量子ゲート数の削減、測定回数の削減、より高速なゲート操作のためのQPU技術の進歩、古典的な処理の最適化など、いくつかの戦略が含まれる。
本研究は、量子システムの動的特性を計算するためのハードウェア支援パラメータ化回路実行(PCE)により、古典的な処理とコンパイル時間を短縮することに焦点を当てる。
PCEは以前、構造回路の等価性を利用するQCVVプロトコルで検証されていた。
構造的に等価な時間進化回路を用いて量子多体系の動的特性を計算し、特にカルタン分解によって生成される定数深度回路を用いてスピンモデルの相関関数を計算した。
横フィールドXY(最大6サイト)とハイゼンベルクスピンモデル(最大3サイト)のスピン-スピン相関関数に対してこれを実装し、標準コンパイル法と比較してランタイムの最大50倍の減少を観測した。
これは、ハードウェア支援PCEによる時間進化回路の適応性を強調し、短期量子アルゴリズムにおける古典的なボトルネックを軽減する。
関連論文リスト
- Efficient Variational Quantum Algorithms via Circuit Knitting and Architecture Search [14.667623160371013]
変動量子アルゴリズム(VQA)に回路ニットを適用するフレームワークであるCKVQAを紹介する。
CKVQAは,アルゴリズム性能とサンプリングオーバーヘッドのバランスが良好であるパラメータ化量子回路を同定し,サンプリングオーバーヘッドを最小化することを目的としている。
我々は,VQAのトレーニングを高速化し,全体の実行時間を短縮するサブ回路レベルの最適化手法を開発した。
論文 参考訳（メタデータ） (2025-08-05T12:27:19Z) - Circuit Folding: Modular and Qubit-Level Workload Management in Quantum-Classical Systems [5.6744988702710835]
回路編み込み(Circuit knitting)は、量子回路から計算負荷の一部をオフロードする技法である。
本稿では,量子回路内の繰り返し構造を識別・活用する新しいグラフベースシステムであるCiFoldを提案する。
我々のシステムは様々な量子アルゴリズムで広く評価されており、最大で799.2%の量子リソース使用量の削減を実現している。
論文 参考訳（メタデータ） (2024-12-24T23:34:17Z) - Runtime Reduction in Linear Quantum Charge-Coupled Devices using the Parity Flow Formalism [0.32985979395737786]
2ビット演算の総数を増やすことなく、線形ハードウェアアーキテクチャにおいて物理SWAPゲートを除去できることを示す。
これは線形量子電荷結合デバイスにおける量子回路の実行時間に大きな影響を与える。
論文 参考訳（メタデータ） (2024-10-21T18:00:29Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - Compressed-sensing Lindbladian quantum tomography with trapped ions [44.99833362998488]
量子システムの力学を特徴づけることは、量子情報プロセッサの開発における中心的な課題である。
従来の欠点を緩和するLindbladian quantum tomography(LQT)の2つの改良点を提案する。
論文 参考訳（メタデータ） (2024-03-12T09:58:37Z) - Quantum Circuit Optimization through Iteratively Pre-Conditioned
Gradient Descent [0.4915744683251151]
量子回路を最適化し、状態準備と量子アルゴリズムの実装のための性能高速化を示すために、繰り返し事前条件勾配降下(IPG)を行う。
4量子W状態と最大絡み合った5量子GHZ状態を作成するための104ドルの係数による忠実度の向上を示す。
また、IPGを用いて量子フーリエ変換のユニタリを最適化するゲインを示し、IonQの量子処理ユニット(QPU)上でそのような最適化された回路の実行結果を報告する。
論文 参考訳（メタデータ） (2023-09-18T17:30:03Z) - One-Time Compilation of Device-Level Instructions for Quantum Subroutines [21.79238078751215]
デバイスレベルの部分コンパイル(DLPC)技術を開発し,コンパイルオーバーヘッドをほぼ一定に抑える。
我々は、この修正パイプラインを実際の捕捉イオン量子コンピュータ上で実行し、コンパイル時間の大幅な削減を観察する。
論文 参考訳（メタデータ） (2023-08-21T15:23:09Z) - Decomposition of Matrix Product States into Shallow Quantum Circuits [62.5210028594015]
テンソルネットワーク(TN)アルゴリズムは、パラメタライズド量子回路(PQC)にマッピングできる
本稿では,現実的な量子回路を用いてTN状態を近似する新しいプロトコルを提案する。
その結果、量子回路の逐次的な成長と最適化を含む1つの特定のプロトコルが、他の全ての手法より優れていることが明らかとなった。
論文 参考訳（メタデータ） (2022-09-01T17:08:41Z) - Synergy Between Quantum Circuits and Tensor Networks: Short-cutting the
Race to Practical Quantum Advantage [43.3054117987806]
本稿では,量子回路の初期化を最適化するために,古典計算資源を利用するスケーラブルな手法を提案する。
本手法は, PQCのトレーニング性, 性能を, 様々な問題において著しく向上させることを示す。
古典的コンピュータを用いて限られた量子資源を増強する手法を実証することにより、量子コンピューティングにおける量子と量子に着想を得たモデル間の相乗効果を実証する。
論文 参考訳（メタデータ） (2022-08-29T15:24:03Z) - Accelerating variational quantum algorithms with multiple quantum
processors [78.36566711543476]
変分量子アルゴリズム(VQA)は、特定の計算上の利点を得るために、短期量子マシンを利用する可能性がある。
現代のVQAは、巨大なデータを扱うために単独の量子プロセッサを使用するという伝統によって妨げられている、計算上のオーバーヘッドに悩まされている。
ここでは、この問題に対処するため、効率的な分散最適化手法であるQUDIOを考案する。
論文 参考訳（メタデータ） (2021-06-24T08:18:42Z) - Adaptive pruning-based optimization of parameterized quantum circuits [62.997667081978825]
Variisyハイブリッド量子古典アルゴリズムは、ノイズ中間量子デバイスの使用を最大化する強力なツールである。
我々は、変分量子アルゴリズムで使用されるそのようなアンサーゼを「効率的な回路訓練」(PECT)と呼ぶ戦略を提案する。
すべてのアンサッツパラメータを一度に最適化する代わりに、PECTは一連の変分アルゴリズムを起動する。
論文 参考訳（メタデータ） (2020-10-01T18:14:11Z) - Improving the Performance of Deep Quantum Optimization Algorithms with
Continuous Gate Sets [47.00474212574662]
変分量子アルゴリズムは計算的に難しい問題を解くのに有望であると考えられている。
本稿では,QAOAの回路深度依存性能について実験的に検討する。
この結果から, 連続ゲートセットの使用は, 短期量子コンピュータの影響を拡大する上で重要な要素である可能性が示唆された。
論文 参考訳（メタデータ） (2020-05-11T17:20:51Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。