論文の概要: Improving fermionic variational quantum eigensolvers with Majorana swap networks

• arxiv url: http://arxiv.org/abs/2509.07855v1
• Date: Tue, 09 Sep 2025 15:33:13 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-09-10 14:38:27.380524
• Title: Improving fermionic variational quantum eigensolvers with Majorana swap networks
• Title（参考訳）: マヨラナスワップネットワークを用いたフェルミオン変分量子固有解法の改良
• Authors: D. E. Fisher, S. A. Fldzhyan, D. V. Minaev, S. S. Straupe, M. Yu. Saygin,
• Abstract要約: 本稿では,変分量子固有解法のための2つのMajoranaスワップネットワーク技術を紹介する。 まず、一般フェルミオンハミルトニアンにおいて、全ての二粒子相互作用項をローカライズする循環コンパイルアルゴリズムを開発する。 第2に、UCCGSDよりもコンパクトなUPCCGSD変分アンザッツのためのMajoranaスワップネットワークを設計する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Simulating computationally hard fermionic systems is a promising application of quantum computing. However, mapping nonlocal fermionic operators to qubits often produces deep circuits, rendering such simulations impractical on near-term hardware. We introduce two Majorana swap network techniques for variational quantum eigensolvers that reduce circuit depth and two-qubit gate count, thereby limiting error accumulation. First, we develop a cyclic compilation algorithm that localizes all two-particle interaction terms in a general fermionic Hamiltonian that contains $\mathcal{O}(n^4)$ such terms, using only $\mathcal{O}(n^3)$ auxiliary Majorana-swap gates, where $n$ is the number of fermionic modes. This algorithm targets all-to-all qubit connectivity (e.g., trapped-ion processors) and can be used to compactify UCCGSD circuits. Second, we design a Majorana swap network for the UpCCGSD variational ansatz, which is already more compact than UCCGSD. Our network achieves asymptotic reductions in circuit depth and gate count of approximately 50% and 20%, respectively, under all-to-all connectivity. For the more restricted $2\times N$ connectivity, the reductions are even larger -- about 55% (circuit depth) and 40% (gate count). These improvements translate directly into increased robustness to hardware noise, as demonstrated by numerical simulations on representative examples.
• Abstract（参考訳）: 計算的にハードなフェルミオン系をシミュレーションすることは量子コンピューティングの有望な応用である。 しかし、非局所フェルミオン作用素を量子ビットにマッピングすると、しばしば深部回路が生成され、そのようなシミュレーションは短期ハードウェアでは実用的ではない。 本稿では,2つのMajoranaスワップネットワーク技術を導入し,回路深さと2量子ゲート数を削減することにより,誤差の蓄積を抑える。 まず, 一般フェルミオンハミルトニアンにおいて, $\mathcal{O}(n^4)$, $\mathcal{O}(n^3)$, $n$をフェルミオンモード数とする補助マヨラナ-スワップゲートを用いた2粒子相互作用項の局所化アルゴリズムを開発する。 このアルゴリズムは全量子ビット接続(例えば、トラップイオンプロセッサ)をターゲットにしており、UCCGSD回路のコンパクト化に使用できる。 第2に、UCCGSDよりもコンパクトなUPCCGSD変分アンザッツのためのMajoranaスワップネットワークを設計する。 本ネットワークは,全接続時の回路深さとゲート数の漸近的減少を約50%および20%程度達成している。 より制限された$2\times N$接続の場合、削減はもっと大きく、約55%(回路深度)と40%(ゲート数)である。 これらの改善は、代表例の数値シミュレーションで示されるように、ハードウェアノイズに対するロバスト性を直接的に向上させる。

関連論文リスト

• Optimization and Synthesis of Quantum Circuits with Global Gates [44.99833362998488]
  我々は、イオントラップハードウェアに存在するGlobal Molmer-Sorensenゲートのようなグローバルな相互作用を用いて量子回路を最適化し、合成する。 このアルゴリズムはZX計算に基づいており、係留ゲートをGlobal MolmerSorensenゲートにグループ化する特別な回路抽出ルーチンを使用する。 我々は,このアルゴリズムを様々な回路でベンチマークし,最新ハードウェアによる性能向上の方法を示す。
  論文  参考訳（メタデータ） (2025-07-28T10:25:31Z)
• Parametrized multiqubit gate design for neutral-atom based quantum platforms [0.0]
  ゲートセットの巧妙な選択と設計は、量子回路の深さを減らし、量子アルゴリズムから得られる解の質を向上させることができる。 特にパラメタライズドゲートは、短期アルゴリズムと回路コンパイルの両方で使われている。
  論文  参考訳（メタデータ） (2024-11-29T15:47:19Z)
• Fault-tolerant fermionic quantum computing [39.58317527488534]
  我々は、このオーバーヘッドを完全に除去するフレームワークであるフェルミオン型フォールトトレラント量子コンピューティングを導入する。 我々は、我々のフレームワークを中性原子でどのように実装できるかを示し、非数保存ゲートを実装するために中性原子が明らかに不可能であることを克服する。
  論文  参考訳（メタデータ） (2024-11-13T19:00:02Z)
• Modular quantum processor with an all-to-all reconfigurable router [34.39074227074929]
  オンオフ比が大きい再構成可能なオール・ツー・オール結合をサポートする高速オンチップ量子プロセッサを提案する。 すべての量子ビット対にまたがる再構成可能な制御Zゲートを実証し、ベンチマーク平均忠実度は96.00%pm0.08%$である。 GHZ-3 と GHZ-4 の状態をそれぞれ 8.15%pm0.24% と 7.5.18%pm0.11% の忠実度で示す。
  論文  参考訳（メタデータ） (2024-07-29T16:02:03Z)
• Route-Forcing: Scalable Quantum Circuit Mapping for Scalable Quantum Computing Architectures [41.39072840772559]
  Route-Forcingは量子回路マッピングアルゴリズムで、平均スピードアップが3.7Times$であることを示している。 本稿では、最先端のスケーラブルな手法と比較して平均3.7倍の高速化を示す量子回路マッピングアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2024-07-24T14:21:41Z)
• A multiple-circuit approach to quantum resource reduction with application to the quantum lattice Boltzmann method [39.671915199737846]
  量子格子ボルツマン法(QLBM)における非圧縮性ナビエ-ストークス方程式の多重回路アルゴリズムを提案する。 提案法は2次元蓋駆動キャビティフローに対して検証および実証を行った。
  論文  参考訳（メタデータ） (2024-01-20T15:32:01Z)
• Universal qudit gate synthesis for transmons [44.22241766275732]
  超伝導量子プロセッサを設計する。 本稿では,2量子共振共振ゲートを備えたユニバーサルゲートセットを提案する。 ノイズの多い量子ハードウェアのための$rm SU(16)$ゲートの合成を数値的に実証する。
  論文  参考訳（メタデータ） (2022-12-08T18:59:53Z)
• Wide Quantum Circuit Optimization with Topology Aware Synthesis [0.8469686352132708]
  ユニタリ合成は、量子回路を制限的量子ビット位相にマッピングしながら最適なマルチキュービットゲート数を達成する最適化手法である。 我々は,emphBQSKitフレームワークで構築されたトポロジ対応合成ツールであるTopASを紹介した。
  論文  参考訳（メタデータ） (2022-06-27T21:59:30Z)
• Approaching the theoretical limit in quantum gate decomposition [0.0]
  本稿では,CNOT$ゲート数を持つ1量子および2量子ビットの量子ゲートを用いて,一般量子プログラムを分解する新しい数値計算手法を提案する。 本手法は, 既設計量子回路における単一量子ビット回転ゲートに関するパラメータの逐次最適化に基づく。
  論文  参考訳（メタデータ） (2021-09-14T15:36:22Z)
• Demonstrating a Continuous Set of Two-qubit Gates for Near-term Quantum Algorithms [1.9240845160743125]
  回路深さを3倍に削減できる連続2量子ゲートセットを標準分解と比較した。 We benchmark the fidelity of the iSWAP-like and CPHASE gate family and 525 other fSim gates across the whole fSim parameter space。
  論文  参考訳（メタデータ） (2020-01-23T02:12:45Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。