論文の概要: CryptoSRAM: Enabling High-Throughput Cryptography on MCUs via In-SRAM Computing

• arxiv url: http://arxiv.org/abs/2509.22986v1
• Date: Fri, 26 Sep 2025 22:36:45 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-10-07 14:37:03.274192
• Title: CryptoSRAM: Enabling High-Throughput Cryptography on MCUs via In-SRAM Computing
• Title（参考訳）: CryptoSRAM: In-SRAMコンピューティングによるMCU上の高速暗号の実現
• Authors: Jingyao Zhang, Elaheh Sadredini,
• Abstract要約: CryptoSRAMは、MCUの標準配列内で直接操作を行う暗号アーキテクチャである。 メモリアレイを非常に並列な処理ファブリックに再利用することで、CryptoSRAMはデータ移動のボトルネックを取り除く。 一般的な暗号カーネルでは、CryptoSRAMは最大74$times$と67$times$のスループット向上を実現している。
• 参考スコア（独自算出の注目度）: 2.1893572076171526
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Secure communication is a critical requirement for Internet of Things (IoT) devices, which are often based on Microcontroller Units (MCUs). Current cryptographic solutions, which rely on software libraries or dedicated hardware accelerators, are fundamentally limited by the performance and energy costs of data movement between memory and processing units. This paper introduces CryptoSRAM, an in-SRAM computing architecture that performs cryptographic operations directly within the MCU's standard SRAM array. By repurposing the memory array into a massively parallel processing fabric, CryptoSRAM eliminates the data movement bottleneck. This approach is well-suited to MCUs, which utilize physical addressing and Direct Memory Access (DMA) to manage SRAM, allowing for seamless integration with minimal hardware overhead. Our analysis shows that for common cryptographic kernels, CryptoSRAM achieves throughput improvements of up to 74$\times$ and 67$\times$ for AES and SHA3, respectively, compared to a software implementation. Furthermore, our solution delivers up to 6$\times$ higher throughput than existing hardware accelerators for AES. CryptoSRAM demonstrates a viable and efficient architecture for secure communication in next-generation IoT systems.
• Abstract（参考訳）: セキュア通信はIoT(Internet of Things)デバイスにとって重要な要件であり、マイクロコントローラユニット(MCU)をベースとしていることが多い。 ソフトウェアライブラリや専用ハードウェアアクセラレータに依存する現在の暗号ソリューションは、メモリと処理ユニット間のデータ移動の性能とエネルギーコストによって、基本的に制限されている。 本稿では,MCUの標準SRAMアレイ内で直接暗号処理を行う,SRAM内部の計算アーキテクチャであるCryptoSRAMを紹介する。 メモリアレイを非常に並列な処理ファブリックに再利用することで、CryptoSRAMはデータ移動のボトルネックを取り除く。 このアプローチは物理アドレッシングとダイレクトメモリアクセス(DMA)を使用してSRAMを管理するMCUに適しており、最小限のハードウェアオーバーヘッドでシームレスに統合できる。 解析の結果,CryptoSRAM は,AES と SHA3 に対して 74$\times$ と 67$\times$ のスループット向上を実現している。 さらに、当社のソリューションは、AESの既存のハードウェアアクセラレータよりも最大6$\times$高いスループットを提供します。 CryptoSRAMは、次世代IoTシステムにおけるセキュアな通信のための、実用的で効率的なアーキテクチャを実証する。

関連論文リスト

• Hardware-Aware Parallel Prompt Decoding for Memory-Efficient Acceleration of LLM Inference [19.167604927651073]
  LLM(Large Language Models)の自動回帰デコーディングは、ハードウェアの性能に大きなオーバーヘッドをもたらす。 トレーニング可能なパラメータを0.0002$%しか必要とせず,A100-40GBのGPUをたった16時間で効率的にトレーニングできる並列プロンプトデコーディングを提案する。 我々のアプローチでは、最大2.49$times$ スピードアップを示し、最小のメモリオーバーヘッドは0.0004$%である。
  論文  参考訳（メタデータ） (2024-05-28T22:19:30Z)
• Efficient and accurate neural field reconstruction using resistive memory [52.68088466453264]
  デジタルコンピュータにおける従来の信号再構成手法は、ソフトウェアとハードウェアの両方の課題に直面している。 本稿では,スパース入力からの信号再構成のためのソフトウェア・ハードウェア協調最適化を用いた体系的アプローチを提案する。 この研究は、AI駆動の信号復元技術を進歩させ、将来の効率的で堅牢な医療AIと3Dビジョンアプリケーションへの道を開く。
  論文  参考訳（メタデータ） (2024-04-15T09:33:09Z)
• ModSRAM: Algorithm-Hardware Co-Design for Large Number Modular Multiplication in SRAM [7.949839381468341]
  楕円曲線暗号(ECC)は、公開鍵暗号(CPK)やゼロ知識証明(ZKP)といったセキュリティアプリケーションで広く使われている。
  論文  参考訳（メタデータ） (2024-02-21T22:26:44Z)
• MCUFormer: Deploying Vision Transformers on Microcontrollers with Limited Memory [76.02294791513552]
  我々はMCUFormerと呼ばれるハードウェア・アルゴリズムの協調最適化手法を提案し、メモリが極端に制限されたマイクロコントローラにビジョントランスフォーマーを配置する。 MCUFormerは320KBのメモリを持つ画像分類のためのImageNet上で73.62%のTop-1精度を実現している。
  論文  参考訳（メタデータ） (2023-10-25T18:00:26Z)
• FusionAI: Decentralized Training and Deploying LLMs with Massive Consumer-Level GPUs [57.12856172329322]
  我々は、巨大な未使用のコンシューマレベルのGPUをアンロックする分散システムを構想する。 このシステムは、CPUとGPUメモリの制限、ネットワーク帯域幅の低さ、ピアとデバイスの多様性など、重要な課題に直面している。
  論文  参考訳（メタデータ） (2023-09-03T13:27:56Z)
• Efficient Deep Learning Using Non-Volatile Memory Technology [12.866655564742889]
  ディープラーニング(DL)アプリケーションのためのアーキテクチャにおいて、NVMベースのキャッシュを特徴付け、モデル化し、分析するための包括的なフレームワークであるDeepNVM++を紹介します。 アイソ容量の場合、STT-MRAMとSOT-MRAMは、従来のキャッシュと比較して最大3.8倍および4.7倍のエネルギー遅延生成物(EDP)と2.4倍および2.8倍の領域還元を提供する。 DeepNVM++ は STT-/SOT-MRAM 技術で実証されており、最後のレベルキャッシュのための NVM 技術のキャラクタリゼーション、モデリング、分析に使用することができる。
  論文  参考訳（メタデータ） (2022-06-27T19:27:57Z)
• PIM-DRAM:Accelerating Machine Learning Workloads using Processing in Memory based on DRAM Technology [2.6168147530506958]
  MLワークロードにおける行列ベクトル演算を高速化する処理インメモリ(PIM)プリミティブを提案する。 提案したアーキテクチャ,マッピング,データフローは,GPUよりも最大で23倍,6.5倍のメリットが得られることを示す。
  論文  参考訳（メタデータ） (2021-05-08T16:39:24Z)
• DeepNVM++: Cross-Layer Modeling and Optimization Framework of Non-Volatile Memories for Deep Learning [11.228806840123084]
  スピントランスファートルク磁気ランダムアクセスメモリ(STT-MRAM)やスピン軌道トルク磁気ランダムアクセスメモリ(SOT-MRAM)のような非揮発性メモリ(NVM)技術は、従来の技術に比べて大きな利点がある。 本研究では、ディープラーニング(DL)アプリケーションにおけるNVMベースのキャッシュを特徴づけ、モデル化し、分析するフレームワークであるDeepNVM++を紹介します。
  論文  参考訳（メタデータ） (2020-12-08T16:53:25Z)
• In-memory Implementation of On-chip Trainable and Scalable ANN for AI/ML Applications [0.0]
  本稿では,人工知能(AI)と機械学習(ML)アプリケーションを実現するための,ANNのためのインメモリコンピューティングアーキテクチャを提案する。 我々の新しいオンチップトレーニングとインメモリアーキテクチャは、プリチャージサイクル当たりの配列の複数行を同時にアクセスすることで、エネルギーコストを削減し、スループットを向上させる。 提案したアーキテクチャはIRISデータセットでトレーニングされ、以前の分類器と比較してMAC当たりのエネルギー効率が4,6倍に向上した。
  論文  参考訳（メタデータ） (2020-05-19T15:36:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。